• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1992006435A1
    申请号:PCT/JP1991/001305
    申请日:1991-09-27
    公开日:1992-04-16
    发明作者:Hirohide Sugahara；Hajime Takahashi；Akira Kabemoto；Hideki Nakagawa
    申请人:Fujitsu Limited；
    IPC主号:G06F13-00
    专利说明:
    [0001] 明細書
    [0002] データ通信システムのメッセージ制御方式
    [0003] 技術分野
    [0004] 本発明はデータ通信システムのメッセージ制御方式に係り、 特に疎結 合多重処理システム （LCMP) を構成する複数の処理モジュール間の メッセージ制御方式に関する。
    [0005] データ通信システムでは、 信頼性の高い高処理能力システムが最も重 要な要件の一^ 3である。 この要件を潢たすため、 近年マルチプロセッサ システムが用いられるようになってきている。 このマルチプロセッサシ ステムの ^のシステム形態に、 複数の独立したコンピュー夕をチヤネ ル間結合装置などによって接続し、 ジョブの入力と実行などをどのコン ピュータによっても可能とする、 疎結合多重処理システム （LCMP ： Loosely Coupled Multiprocessing System) 力 ある。
    [0006] この疎結合多重処理システムにおいて、 メッセージ通信を実装してい く場合には、 できるだけ小規模なハードウエアにより大量なメッセージ を小さなオーバーへッ ドでもって通信できるようなメッセージ制御方式 が必要とされる。 背景技術
    [0007] マルチプロセッサ構成のデータ通信システムとして、 従来は複数のプ 口セッサが一つの記憶装置を共用するシステム形態の、 密結合多重処理 システム （TCMP ： Tightly Coupled Multiprocessing System) が広 く甩いられていた。 しかし、 近年、 プロセッサモジュールの台数の増加 の際のシステム性能の向上を図るため、 最近はプロセッサ個々に記憶装 置を有する前記した疎結合多重処理システムが多く用いられるように なった。
    [0008] - この疎結合多重処理システムでは送信側及び受信側夫々に備えられる メッセージの格納領域としてのバッファは、 同一構成の汎用的なものが 用いられ、 この汎用バッファ間でメッセージを転送するようになされて いる。
    [0009] しかしながら、 このような汎用バッファを用いる方法によってメッ セージを通信していく場合、 通信対象のメッセージが大量なものである 場合には、 汎用バッファに一度に格納することができないことからメッ セージを分割しながら通信していかなくてはならない。
    [0010] そして、 この方法によってメッセージ通信を実行していく場合、 送信 側の処理モジュールでは、 送信対象のメッセージを本来のメモリ位置か ら汎用バッファに展開し直していく必要がある。 また、 受信側の処理モ ジュールでも、 汎用バッファに受信したメッセージを要求のメモリ位置 に展開し直していく必要がある。 このため、 従来は大量なメ ッセージの 送受信処理に時間がかかり過ぎてしまう。
    [0011] また、 送信側のプロセッサモジュールのソフ トゥ Xァ （データ処理部 として機能する） のための通信ボートとして用意されて、 他の処理モ ジュールにメッセージを送信する機能を発揮する送信ポートについては、 従来は 1つだけ備えており、 他の処理モジュールから送られてくるメッ セージを受信する機能を発揮する受信ポートについても、 1つだけ備え ているのが通常であった。
    [0012] しかしながら、 このようにソフ トウエアから見える送信ポートゃ受信 ポートを各々 1つだけでもって構成すると、 ソフ トウ アは、 同時に複 数のメ ッセージを送信できず、 また同時に複数のメッセージを受信でき ない。 このため、 従来のメッセージ制御方式では複数のメ ッセージの同 時送受信処理を実行できないことから、 データ処理を効率的に実行でき ないという問題点がある。
    [0013] 更に受信ポートが 1つだけのため、 緊急用のメッセージを送信すると きに、 受信ポートが使用されていることで、 その緊急用のメッセージを 迅速に受信側の処理モジュールに通知できないことが起こるという問題 点もある。
    [0014] 本発明は以上の点に鑑みなされたもので、 疎結合多重処理システム構 成を採るデータ通信システムにおいて、 複数のメッセージの同時送受信 処理を小規模なハードウエアで実現するデータ通信システムのメ ッセー ジ制御方式を提供することを目的とする。
    [0015] また、 本発明の他の目的は送信側が主体となって随時メッセージを大 量に通信できるデータ通信システムのメッセージ制御方式を提供するこ とにある。
    [0016] 更に、 本発明の他の目的は論理受信ボートを複数設けることにより、 緊急のメ ッセージを待ち時間なく受信できるデータ通信システムのメッ セージ制御方式を提供するにある。 発明の開示
    [0017] 上記目的達成のため、 本発明のデータ通信システムのメッセージ制御 方式は、 各々中央処理装置、 メモリュニッ ト及び接続ュニッ 卜から構成 される複数個の処理モジュールが、 システムバスを介して互いに接铳さ れた疎結合多重処理システム構成を採るデータ通信システムにおいて、 処理モジュールのメモリュニッ トを、 中央処理装置上で走行するソフ ト ウェアであるデータ処理部と、 送信するメッセージが格納されるバッ ファとからなる構成とし、 また前記接続ュニッ トを少なく とも前記バッ ファ上に展開されたメッセージを順次読み出して連続するメッセージと して送信する複数の論理送信ポートと、 複数の論理受信ポートと、 送信 系統接続手段及び受信系統接続手段とからなる構成としたものである。 上記の送信系統接続手段は複数の論理送信ポ—トと通信先の処理モ ジュールとを同時に論理接続する。 また、 上記の受信系統接続手段は複 数の論理受信ポートと通信先の処理モジュールとを同時に論理接続する。 本発明によれば、 論理送信ポート及び論理受信ポートを複数備えている ため、 複数のメ ッセージの同時送受信ができる。
    [0018] また、 本発明は前記メモリュニッ小内のバッファとして、 メッセージ を格納するために汎用的に備えられた汎用バッファと、 送信側の処理モ ジュールからの獲得に応じて、 中央処理装置上で走行するデータ処理部 が自らの処理に適合した形式で随時獲得する任意形態バッファとよりな るよう構成したものである。
    [0019] 本発明によれば、 汎用バッファを使用して送信側主体のメッセージ通 信ができ、 また任意形態バッファを使用するときは大メモリ容量を得る ことができるので、 大量のメッセージの送受信ができる。
    [0020] また、 本発明は複数の論理受信ポートのうち少なく とも 2つ以上は通 常通信処理用とし、 残りの少なく とも 1つは緊急通信処理用として割り 付けるよう構成したものである。 本発明によれば、 通常のメッセ一ジ通 信処理中に、 その通信処理を擾乱させることなく緊急のメッセージ通信 ができるため、 異常発生時に正常状態へのリカバリ処理を迅速に実行す ることができる。
    [0021] 更に、 本発明は接続ュニッ ト内にシステムバスへの送信プロ トコルを 司る一又は二以上の物理送信ポート及び受信プロ トコルを司る一又は二 以上の物理受信ポートを設け、 送信系統接続手段により論理送信ポート と物理送信ポー トとの間に設定される論理接続を順次更新し、 また受信 系統接続手段により論理受信ポートと物理受信ポートとの間に設定され る論理接続を順次更新する。
    [0022] 本発明によれば、 上記送信系統接続手段により論理送信ポー 卜が同一 の物理送信ポートを共用してメッセージ送信ができるため、 物理送信 ポートの個数を論理送信ポートのそれよりも少なくて済む。 また、 上記 受信系統接続手段により論理受信ポートが同一の物理受信ボートを共用 してメッセージ受信ができるため、 物理受信ポートの個数を論理受信 ポートのそれよりも少なくて済む。 これらのことから本発明によれば、 複数の論理送信ポー ト及び論理受信ポートを備えたとしても、 論理接続 手段のハ ードウエア量を小規模にすることができる。 図面の簡単な説明
    [0023] 第 1図は本発明の原理構成図、
    [0024] 第 2図は本発明が適用されるマルチプロセッサシステムのシステム構 成図、
    [0025] 第 3図は処理モジュールの構成図、
    [0026] 第 4図は接続ュニッ 卜の一実施例の構成図、
    [0027] 第 5図は物理送信ボートのー実施例の入出力信号と動作状態遷移図、 第 6図は物理受信ポー 卜の一実施例の入出力信号と動作状態遷移図、 第 7図はメモリアクセス制御ュニッ トの入出力信号の説明図、 第 8図は主シーケンス制御ュニッ トの一実施例の構成図、
    [0028] 第 9図はディスクリブ夕の一実施例を示す図、
    [0029] 第 1 0図はディスク リプタのエントリの管理データの一実施例を示す 図、 第 1 1図は論理送信ポートの制御レジス夕に書き込まれるデータの一 例を示す図、
    [0030] 第 1 2図は論理受信ポ一卜の制御レジス夕に書き込まれるデータの一 例を示す図、
    [0031] 第 1 3図は A N Yモー ドのメッセージブロック転送の説明図、 第 1 4図は S P E C I F I Cモー ドのメ ッセージブロック転送の説明 図、
    [0032] 第 1 5図は物理送信ボートの切り換え処理の説明図、
    [0033] 第 1 6図はシステムバス上のメッセージブロックのデータ形式の一例 を示す図、
    [0034] 第 1 7図はシステムバス上のステータスブロックのデ一夕形式の一例 を示す図、
    [0035] 第 1 8図は物理受信ポートの振り分け処理の説明図、
    [0036] 第 1 9図は正常終了時のステータス転送の一例を示す模式図、 第 2 0図は異常終了時のステータス転送の一例を示す模式図、 第 2 1 A , 1 2 B図はコマンド受信時のコマンド処理動作の一実施例 を説明するフローチヤ一ト、
    [0037] 第 2 2図は第 2 1図中のサブルーチンを示すフローチヤ一ト、 第 2 3図は論理送信ポートの一実施例の状態遷移図、
    [0038] 第 2 4図は論理受信ボートの一実施例の状態遷移図である。 発明を実施するための最良の形態
    [0039] 本発明の原理構成図である第 1図において、 複数の処理モジュール 1 0はシステムバス 2 8を介して互いに接続されており、 前記した疎結合 多重処理システムを構築している。 なお、 第 1図では左側の処理モ ジュール 1 0からメッセ一ジが送信され、 右側の処理モジュール 1 0が 該メ ッセージを受信する場合を示している。 各処理モジュール 1 0は 中央処理装置 1 1 と、 この中央処理装置 1 1 のみによりアクセス可能な メモリュニッ ト 1 2と、 メモリュニッ ト 1 2とシステムバス 2 8 との間 のインタフヱースをとる接続ユニッ ト 1 3 とから構成される。
    [0040] メモリユニッ ト 1 2はデータ処理部 1 4 , ディスクリブ夕 1 5 , 汎用 バッファ 1 6及び任意形態バッファ 1 7 とよりなる。 データ処理部 1 4 はメモリユニッ ト 1 2に展開されて中央処理装置 1 1上で走行するソフ トウヱァにより構成されており、 他処理モジュール 1 0 との間のメ ッ セージ通信により援受されるデータ情報に従って所定のデータ処理を実 行する。
    [0041] ディスクリプタ 1 5は汎用バッファ 1 6又は任意形態バッファ 1 7の 配置ァ ドレス及びデータ長情報をチェーン化して管理する。 汎用バッ ファ 1 6はメッセージを格納するために汎用的に備えられたバッファで ある。 また任意形態バッファ 1 7は送信側の処理モジュール 1 0からの 獲得指示に応じて、 データ処理部 1 4が自らの処理に適合した形式で随 時獲得されるバッファである。
    [0042] また、 接続ュニッ ト 1 3は少なく とも複数の論理送信ポート 2 1 , 複 数の論理受信ポー ト 2 2 , 送信系統接続手段 2 3及び受信系統接続手段 2 4 とを備え、 更に一又は二以上の物理送信ポート 2 5及び一又はニ以 上の物理受信ポート 2 6を有している。 論理送信ボート 2 1 はバッファ 1 6又は 1 7上に展開されたメッセージを順次読み出して連続するメ ッ セージとして送信する。 論理受信ポート 2 2は送信されてきたメッセー ジをバッファ 1 6又は 1 7に順次格納する。
    [0043] また、 物理送信ポート 2 5はシステムバス 2 8への送信プロ トコルを 司り、 送信系統接続手段 2 3により論理送信ポート 2 1 と論理接続され る。 物理受信ポート 2 6はシステムバス 2 8への受信プロ トコルを司り、 受信系統接続手段 2 4により論理受信ポート 2 2 と論理接続される。
    [0044] 次に本発明の作用について第 1図の原理構成図と共に説明する。 送信 側の処理モジュール 1 0のデータ処理部 1 4は、 メッセージを送信する 必要があると、 接続ュニッ ト 1 3の論理送信ボート 2 1に対してメッ セージの送信処理を要求する。 この要求を受けて、 送信側の処理モジ ユール 1 0の論理送信ボート 2 1 は、 自処理モジュール 1 0のバッファ 1 6又は 1 7から送信対象のメッセージを物理送信ボート 2 5の転送ブ 口ック単位に従って順序よく読み出して、 その読み出したメッセージに 送信先の処理モジュール 1 0の識別子を付加してシステムバス 2に送信 する。
    [0045] 送信側の処理モジュール 1 0のデータ処理部 1 4は、 論理送信ポート 2 1に空きがある場合、 メッセージの送信を必要とするときには次々と メッセージの送信要求を発行していくので、 複数の論理送信ポート 2 1 がこの送信処理状態に同時に入る。
    [0046] この送信処理状態にあるときに、 送信系統接続手段 2 3は、 論理接続 中にある論理送信ポート 2 1のメッセ一ジブロックの送信処理 （メッ セージ単位の送信処理でもよい） を終了すると、 その送信の終了した論. 理送信ポート 2 1 との間の論理接続を解放し、 次の論理送信ポート 2 1 との間に新たな論理接続を設定して、 その新たに論理接続する論理送信 ポート 2 1 のメッセージプロックを論理接続する物理送信ポート 2 5を 介して送信し始める。 このことを繰り返していくことで、 複数備えられ る論理送信ボート 2 1が同時に通信先の処理モジュール 1 0に対して 別々のメッセージを送信できる。 このようにして、 本発明では、 データ処理部 1 4が接続ュニッ ト 1 3 に対して複数のメ ッセージの同時送信要求を発行できることになり、 こ れにより、 メ ッセージの同時送信処理を実行できる。
    [0047] また、 送信系統接続手段 2 3は、 複数の論理送信ポー ト 2 1が同一の 物理送信ポー ト 2 5を共用しながらメッセージ送信を実行していく よう 制御するので、 物理送信ポート 2 5の個数を論理送信ポート 2 1 のそれ よりも少なくて済ませられる。 また、 送信系統接続手段 2 3も 1つだけ で済む （複数備えても構わない） ）で、 論理送信ポート 2 1 と通信先の 処理モジュール 1 0 との間の論理接続手段のハードウエア量を小さなも ので実現できる。
    [0048] 一方、 本発明では、 受信側の処理モジュール 1 0のデータ処理部 1 4 は、 メッセージを受信する必要があると、 接続ュニッ ト 1 3の論理受信 ポート 2 2に対してメ ッセージの受信処理を要求する。 この要求を受け て、 受信側の処理モジュール 1 0の論理受信ボート 2 2は、 受信可能状 態に入り、 物理受信ポート 2 6を介して入力されてくる自処理モジユ ー ル宛の一連の同一メ ッセージのメッセ一ジブロックをバッファ 1 6又は 1 7に順序よく格納していく。
    [0049] これにより、 送信側主体で実行されるメッセージ送信の受信処理状態 に入る。 受信側の処理モジュール 1 0のデータ処理部 1 4は、 論理受信 ポー ト 2 2に空きがある場合、 メ ッセージの受信を必要とするときには 次々 とメッセージの受信要求を発行していくので、 複数の論理受信ポー ト 2 2がこの受信処理状態に同時に入る。
    [0050] この受信処理状態にあるときに、 受信系統接続手段 2 4は、 物理受信 ポ—ト 2 6が複数備えられる場合には、 論理接続中の物理受信ポー ト 2 6から論理受信ポート 2 2への受信メッセージプロックの転送処理を終 了すると、 その受信処理の終了した物理受信ポート 2 6 との間の論理接 続を解放して、 次の物理受信ボート 2 6 との間に新たな論理接続を設定 し、 その新たな論理接続に従って物理受信ポート 2 6の受信メッセージ プロックを論理受信ポート 2 2へと転送していく処理を実行する。
    [0051] —方、 物理受信ポート 2 6が 1つしか備えられない場合には、 論理接 続中の論理受信ポート 2 2への受信メッセージプロックの転送処理を終 了すると、 新たに受信されたメッセージプロックの受信先である論理受 信ポート 2 2との間に新たな論理接続を設定して、 その新たな論理接続 に従って物理受信ポート 2 6の受信メッセージプロックを論理受信ポー ト 2 2へと転送していく処理を実行する。
    [0052] 従って、 本発明では、 受信側の処理モジュール 1 0のデータ処理部 1 4は、 接続ュニッ ト 1 3に対して複数のメッセージの同時受信要求を発 行できることになり、 これから、 メッセージの同時受信処理を実行でき また、 この構成にあって、 受信系統接続手段 2 4は、 複数の論理受信 ポ一ト 2 2が同一の物理受信ポート 2 6を共用しながらメッセージ受信 を実行していくよう制御するので、 物理受信ボート 2 6の個数を論理受 信ボ一ト 2 2のそれよりも少なくて済ませられる。 更に本発明では、 受 信系統接続手段 2 4 も 1つだけで済む （複数備えても構わない） ので、 論理受信ボート 2 2と通信先の処理モジュール 1 0との間の論理接続手 段のハードウエアを小規模な構成で実現できる。
    [0053] また、 本発明では、 送信側の処理モジュール 1 0のデータ処理部 1 4 は、 送信側主体のメッセージ送信を実行する場合には、 接続ュニッ ト 1 3の論理送信ポ一ト 2 1に対してメッセージ送信の実行を要求するとき に、 受信用のバッファとして予め用意されている汎用バッファ 1 6の使 用を指定する識別子を付加することを要求する。 この要求を受けて、 送 信側の処理モジュール 1 0の論理送信ポート 2 1 は、 送信するメッセー ジに汎用バッファ 1 6の使用を指定する識別子を付加してメッセージを 送信する。
    [0054] 受信側の処理モジュール 1 0の論理受信ポート 2 2は、 メッセージの 宛先として自分が措定されていて、 かつ汎用バッファ 1 6を用いる識別 子の付加されたメッセージであることを検出すると、 送られてきたメッ セージを自処理モジュール 1 0内の汎用バッファ 1 6に格納していくた め、 送信側主体で実行されるメッセージ送信の受信処理を実行できる。 一方、 送信側の処理モジュール 1 0のデータ処理部 6は、 大量のメッ セージの送信処理を実行する場合には、 先ず最初に、 汎用バッファ 1 6 の使用を指定するメッセージ送信に従って、 これから通信することにな る大量のメッセージのメッセージ量情報を受信側の処理モジュール 1 0 に通知する。
    [0055] この通知を受け取ると、 受信側の処理モジュール 1 0のデータ処理部 1 4は、 自処理モジュール 1 0のメモリュニッ ト 1 2内にその通知され るメッセージ量に対応する任意形態バッファ 1 7を用意して、 その配置 ァ ドレス及びデータ長情報を格納順にボイントしていく ことでディスク リプタ 1 5を生成する。
    [0056] 続いて、 送信側の処理モジュール 1 0のデータ処理部 1 4は、 受信用 のバッファとして任意形態バッファ 1 7の使用を指定する識別子を付加 することを要求してメッセージの送信要求を発行する。 この要求を受け て、 送信側の処理モジュール 1 0の論理送信ボー 卜 2 1 は、 送信する メ ッセージに任意形態バッファ 1 7の使用を指定する識別子を付加して メ ッセージを送信する。 受信側の処理モジュール 1 0の論理受信ポート 2 2は、 メッセージの 宛先として自分が指定されていて、 かつ任意形態バッファ 1 7を用いる 識別子の付加されたメッセージであって、 その送信元が任意形態バッ ファ 1 7の作成を指示してきた処理モジュール 1 0であることを検出す ると、 ディスクリプタ 1 5を参照しながら、 送られてきたメッセージを 自処理モジュール 1 0内の作成済の任意形態バッファ 1 7に格納してい この任意形態バッファ 1 7を用いることで、 送信側の処理モジュール 1 0は、 受信側で大きなメモリ容量のバッファを用意できるので、 汎用 バッファ 1 6のメモリ容量に限定されないでメッセージを送信できるこ ととなる。 更に受信側の処理モジュール 1 0は、 データ処理部 1 4に とって好ましいァドレス位置に直接メッセージを受信できる。
    [0057] なお、 この処理にあって、 送信側の処理モジュール 1 0は、 大量の メッセージの送信に合わせて、 送信対象のメッセージを自処理モジユ ー ル 1 0に作成する任意形態バッファ 1 7に格納しておく ことが好ましい 、 汎用バッファ 1 6に格納しておく ようにすることも可能である。 更に本発明では、 通常の通信処理に従うメッセージを送信するときに は、 送信側の処理モジュール 1 0のデータ処理部からの要求を受けて、 送信側の処理モジュール 1 0の論理送信ポート 2 1は、 送信するメッ セージに通常の通信処理であることを表示する識別子を付加してメッ セージを送信する。
    [0058] 一方、 緊急の通信処理に従うメッセージを送信するときには上記と同 様にデータ処理部 1 4からの要求を受けて、 論理送信ボート 2 1は、 送 信するメ ッセージに緊急の通信処理であることを表示する識別子を付加 してメッセージを送信する。 送信側の処理モジュール 1 0から送られてく る自分宛のメッセージを 受信すると、 通常の通信処理用として機能すベく設定された受信側の処 理モジュール 1 0の論理受信ポート 2 2は、 受信メッセージに定常の通 信処理であることを表示する識別子が付加されている場合には、 らが 受信ポートとして動作して、 送られてくるメッセ一ジを自処理モジユー ル 1 0のバッファ 1 6又は 1 7に格納する。 一方、 緊急の通信処理用 として機能すべく設定された受信側の処理モジュール 1 0の論理受信 ポート 2 2は、 受信メッセージに緊急の通信処理であることを表示する 識別子が付加されている場合には、 自らが受信ボートとして動作して、 送られてくるメ ッセ一ジを自処理モジュール 1 0のバッファ 1 6又は 1 7に格納する。
    [0059] 次に本発明を実施例に従って更に詳細に説明する。 第 2図は本発明が 適用されるマルチプロセッサシステムのシステム構成図を示す。 マルチ プロセッサシステムは、 複数個の処理モジュール 3 0 (第 1図の処理モ ジュール 1 0に相当） がシステムバスハン ドラ 3 1 により了一ビトレ一 ショ ンの集中管理される共有システムバス 3 2 (図中では S— B U Sと 略記） を介して、 相互に接続される構成が採られる。 この図では、 共有 システムバス 3 2を 1つのもので示してあるが、 共有システムバス 3 2 を複数備えるよう構成して、 各々の処理モジュール 3 0力 独立した複 数の共有システムバス 3 2により接続される構成が採られるものであつ てもよい。
    [0060] 第 3図は、 処理モジュール 3 0の詳細な構成図を示す。 処理モジユー ル 3 0は、 中央処理装置 4 1 と、 竦結合関係を構成すべく備えられる ロー力ルなメインメモリのローカルス トレ一ジュニッ ト 4 2 と、 共有シ ステ厶バス 3 2への接続を処理すべく備えられる接続ュニッ ト 4 3 と、 これらのュニッ ト間を接続する PM内部バス 4 4とよりなる。 中央処理 装置 4 1 は前記中央処理装置 1 1に相当し、 ローカルストレージュニッ ト 4 2は前記メモリュニッ ト 1 2に相当し、 接続ュニッ ト 4 3は前記接 続ュニッ ト 1 2に相当する。
    [0061] 処理モジュール 3 0は、 自らの備える中央処理装置 4 1及びローカル ストレ一ジュニッ ト 4 2上で動作するソフ トウヱァが走行して、 これら のソフ トウエアが通信要求元となりながら相互に協調して一連の動作を 行うよう構成される。 ここで、 処理モジュール 3 0の備える中央処理装 置 4 1 は、 自モジュール内のローカルストレ一ジュニッ ト 4 2及び RO M (図示省略） のみから命令コードをフェッチする。 また、 接続ュニッ ト 4 2は、 固有のユニッ ト番号が割り付けられる。
    [0062] 第 4図は、 本発明のメッセージ通信処理を実現するために備えられる 接続ュニッ ト 4 3の一実施例を示す。 同図中、 接続ュニッ ト 4 3は、 中 央処理装置 4 1上で走行するソフ トウエアが見える送信ポートである論 理送信ボート （S— P ORT) 5 1 と、 該ソフ トウヱ了が見える受信 ボートである論理受信ボート （R— P ORT) 5 3と、 他の処理モジ ユール 3 0へのメ ッセージの送信を制御する物理送信ポート （P S— P ORT) 5 5 と、 他の処理モジュール 3 0からのメッセージの受信を制 御する物理受信ポート （PR— P ORT) 5 6 と、 PM内部バス 4 4と の間のイン夕フェースを処理するアクセス制御ユニッ ト （B S C) 5 7 と、 第 3図に示したローカルストレージュニッ ト 4 2をアクセスするメ モリアクセス制御ュニッ ト （DMAC) 5 8 と、 共有システムバス 3 2 との間の送信処理のインタフェースを処理する送信制御ュニッ ト （SN D C) 5 9 と、 共有システムバス 3 2との間の受信処理のィンタフエー スを処理する受信制御ユニッ ト （P CVC) 6 0 と、 双方アクセスを可 能とするデュアルボートランダム · アクセス ' メモリ （RAM) 6 1 と. これらのュニッ ト全体の制御を司る主シーケンス制御ュニッ ト （MS C) 6 2 とを具備するよう構成される。 なお、 論理送信ポート 5 1 は制 御レジスタ 5 2を有し、 論理受信ポート 5 3は制御レジスタ 5 4を有す る。 これらの制御レジスタ 5 2， 5 4はデュアルボー ト RAM 6 1上に 備える構成を採ることも可能である。
    [0063] この論理送信ポート （S— P ORT) 5 2は、 例えばこの実施例の 2 個というように好ましくは 2個以上備えられる構成が採られる。 論理受 信ポー ト （R— P〇RT) 5 4は、 例えばこの実施例の 4個というよう に好ましくは 2個以上備えられる構成が採られる。 これにより、 中央処 理装置 4 1上で走行するソフ トウヱァが、 複数のメッセージの同時送信 を可能とするとともに、 複数のメッセージの同時受信を可能とする構成 が採られる。
    [0064] —方、 物理送信ポート （P S— P ORT) 5 5は、 その性質上 1個を 備えることで構成され、 物理受信ボート （PR— P ORT) 5 6は、 例 えばこの実施例の 2個というように 1個以上を備えることで構成される c また、 後述するように複数の論理送信ボート 5 1 は物理送信ボ一ト 5 5 を共用し、 複数の論理受信ボート 5 4が物理受信ポート 5 6を共用して いく制御方式を採用していく ことで、 接続ュニッ ト 4 3のハードウェア 量の削減を図ることもできる。 なお、 物理送信ポート 5 5より共有シス テムバス 3 2側に、 物理送信ポート 5 5の処理をシリアライズする機能 がある場合には、 物理送信ポート 5 5を 1個ではなくて複数備えていく ことも可能である。
    [0065] 論理送信ポート 5 1 と論理受信ポート 5 3には、 それぞれ共有システ 厶バス 3 2上の物理転送プロックに対応する 2 5 6バイ 卜の保留用緩衝 バッファがデュアルポート RAM6 1上に備えられる。 物理送信ポート 5 1に付属する保留用緩衝バッファは、 物理送信ボート 5 5の個数分備 えられ、 物理受信ボート 5 3に付属する保留用緩衝バッファは、 物理受 信ポート 5 6の個数分備えられる。
    [0066] 物理送信ポート 5 5は、 主シーケンス制御ュニッ ト （MSC) 6 2の 制御処理に従って論理送信ボート 5 1 と論理的に接続され、 付属する保 留用緩衝バッファ内のメ ッセージブロックの転送要求 MS G-SND- REQを送信制御ュニッ ト （SNDC) 5 9に発行し、 そのメ ッセージ ブロックの送信に対しての応答 STS— RCV— ACKを受信制御ュ ニッ ト 6 0より受信して、 論理送信ポート 5 1に通知していく処理を実 行する。
    [0067] この物理送信ボート （PS— PORT) 5 5の入出力信号を第 5図 (a) に、 また処理の状態遷移の一実施例を同図 （b) に示す。 第 5図 (a) に示すように、 物理送信ボート （PS— PORT) 5 5は主シー ケンス制御ユニッ ト （MSC) 6 2からはキャンセル要求 （CAN C E L) 及びメ ッセージ送信要求 SND— RQが入力され、 また処理再開要 求 CMPを MSC 6 2に対して行なう。
    [0068] PS-PORT 5 5は第 5図 （b) に示すように MS C 6 2からの メッセージ送信要求 SND— RQの待ち状態である A状態において、 該 メッセージ送信要求 SND— RQが入力されると SND状態に遷移する。 この S ND状態はメッセ一ジブロックを SNDC 5 9を介してシステム バス 3 2へ送出する状態である。
    [0069] この SND状態において、 SNDC 5 9からの正常信号 SND— AC Kで WA I T状態へ、 異常信号 SND— ERRで CMP状態へ、 また M S C 6 2から C ANC E L要求がある場合は SND C 5 9への要求を取 り下げてから A状態へ遷移する。
    [0070] 上記 WA I T状態は受 ft側処理モジュールからのステータス信号待ち 状態である。 この WA I T状態において、 受信制御ユニッ ト （RCV C) 6 0からステータス受信完了信号 STS— RCV— ACKが入力さ れたとき、 またはステータス受信のタイムアウ トで CMP状態に遷移す る。 この CMP状態は MS C 6 2へ送信完了を伝え、 処理再開を要求す る状態である。 この CMP状態にある P S— P ORT 5 5に対して MS C 6 2から認識信号 （=送信要求） の取り下げで A状態へ遷移する。 —方、 物理受信ボート （PR— PORT) 5 6は、 受信制御ュニッ ト (RCVC) 6 0の処理に従って付属する保留用緩衝バッファに受信 メッセ一ジブ口ックが格納されることで受信開始通知を受け取ると、 主 シーケンス制御ユニッ ト （MS C) 6 2の制御処理に従って受信すべき 論理受信ポート 5 3と論理的に接続され、 その論理受信ボート 5 3の動 作完了後に、 受信完了の応答送信要求 STS - SND— REQを送信制 御ュニッ ト （SNDC) 5 9に発行していく処理を実行する。
    [0071] この物理受信ボート （PR— PORT) 5 6の入出力信号を第 6図 (a) に、 また処理の状態遷移の一実施例を同図 （b) に示す。 第 6図 (a) に示すように、 物理受信ボート （PR— PORT) 5 6は上記応 答送信要求 STS— SND— REQ以外に、 受信制御ュニッ ト （RCV C) 6 0からメ ッセージ受信開始信号 MSG— RCV— ACKが入力さ れると共に、 主シーケンス制御ュニッ ト （MS C) 6 2からステータス 送信要求 SND— RQが入力され、 また MS C 6 2に対してキャンセル 要求 CANCELや FB状態信号 F I LL—BFを出力する。
    [0072] また、 P R— P ORT 5 6は第 6図 （b ) に示すように、 メッセージ 受信待ちの W A I T状態にあるとき、 RCVC 6 0からメ ッセージ受信 開始信号 MS G— RCV— AC Kが入力されると、 F Β状態に遷移する。 この FB状態は MSC 6 2へ前記 F I L L一 B Fにより受信開始を伝え、 処理の開始を要求する状態である。 PR— PORT 5 6は RCVC 6 0 の受信完了信号の通知後、 MS C 6 2のステータス送信要求 SND— R Qで SND状態に遷移する。 また RCVC 6 0から CANCEL要求が ある場合は MS C 6 2への要求を取り下げてから WA I T伏態へ遷移す る。
    [0073] 上記の SND状態はステータスプロックを SNDC 5 9を介してシス テムバス 3 2へ送出する状態である。 PR— PORT 5 6はこの SND 状態において、 SNDC 5 9からの送信完了信号 SND— ACKで CM P状態へ遷移する。 この CMP状態は MS C 6 2へ送信完を伝え、 処理 再開を要求する状態である。 PR— PORT 5 6はこの CMP状態にお いて MS C 6 2から認識信号 （=送信要求） の取り下げがあると、 前記 WA I T状態へ遷移する。
    [0074] 再び第 4図に戻って説明するに、 アクセス制御ユニッ ト （BS C) 5 7は、 接続ュニッ ト 4 3が PM内部バス 44のバススレーブとなった場 合の制御を行うもので、 指定されたレジス夕のァドレス情報をデコード するための機能や、 PM内部バス 4 4との間のタイ ミングをとるための コントロール機能等を備えて、 PM内部バス 44側からのデータ情報を 論理送信ポート 5 1又は論理受信ボート 5 3に通知していく とともに、 論理送信ポート 5 1又は論理受信ポート 5 3側からのデータ情報を PM 内部バス 4 4に通知していく。
    [0075] メモリアクセス制御ュニッ ト （DMAC) 5 8は、 接続ュニッ ト 4 3 が PM内部バス 4 4のバスマス夕となった場合に、 主シーケンス制御ュ ニッ ト （MSC) 6 2からの指示に従って直接口一カルストレ一ジュ ニッ ト 4 2をァクセスして、 ローカルス トレ一ジュニッ ト 4 2とデュア ルポート RAM 6 1 との間のデータ転送を実行する。
    [0076] 第 7図はこの DMA C 5 8の入出力信号の一実施例を示し、 ブロッ ク 数カウンタ 7 0等を有し、 アクセス用のァドレス情報を生成するための 機能や、 PM内部バス 4 4 との間のタイ ミ ングをとるためのコン トロ ー ル機能等を備える。
    [0077] 送信制御ュニッ ト 5 9は、 物理送信ボート 5 5及び物理受信ポート 5
    [0078] 6の要求に従って、 共有システムバス 3 2への送信開始要求及び送信 (メ ッセージプロックの送信ノ応答の送信） の各制御を行う。 受信制御 ユニッ ト 6 0は、 共有システムバス 3 2上を監視して、 自ュニッ ト番号 に対してのメッセ一ジブ口ックゃ応答である場合には、 そのデータを デュアルポート RAM 6 1の対応のァドレスに格納してから、 物理送信 ポート 5 5あるいは物理受信ポート 5 6を介して、 論理送信ポート 5 1 又は論理受信ポート 5 3に通知する処理を行う。
    [0079] デュアルボート RAM 6 1 には、 上述した保留緩衝用バッファの他に, 論理送信ボート 5 1及び論理受信ボート 5 3のための作業領域が備えら れている。 このデュアルポート RAM 6 1 は主シーケンス制御ュニッ ト (MS C) 6 2により、 論理送信ポート 5 1 , 論理受信ボート 5 3, ァ クセス制御ュニッ ト 5 7及びメモリアクセス制御ュニッ ト 5 8から構成 される PM内部バス 4 4側のバス制御部からアクセスされるとともに、 物理送信ポート 5 5, 物理受信ポート 5 6 , 送信制御ュニッ ト 5 9及び 受信制御ュニッ ト 6 0から構成される共有システムバス 3 2側のバス制 御部からアクセスされる。
    [0080] 第 8図は前記主シーケンス制御ュニッ ト （MS C) 6 2の一実施例の 構成図を示す。 同図に示すように、 MS C 6 2はアービタ 8 し モー ド デコーダ 8 2, フヱ一ズシーケンスカウンタ 8 3， メインデコーダ 8 4 , ジェネレータ 8 5 , ワーク ッファ （ W B U F ) 8 6, アドレスバッ ファ （ABUF) 8 7， バイ トカウン夕バッファ （B CT) 8 8, 終結 バッファ （ C S C ) 8 9, 'ッファ 9 0， セレクタ 9 1 9 5 , 9 7, 9 9, 比較器 9 6 , RAMァドレスバッファ 9 8 , RAMバッ ファ 1 0 0などからなる。
    [0081] セレクタ 9 1 9 5, 9 7はバッファ 8 6 9 0 , 9 8の入力側に 夫々対応して設けられ、 メインデコーダ 8 4からのセレク ト信号に基づ いて RAMバッファ 1 0 0からのデータを切換出力する。 セレクタ 9 1 は B CT 8 8, C S C 8 9からのデータも選択出力する。 また、 セレク 夕 9 4は比較器 9 6の出力信号も選択して C S C 8 9へ出力する。 更に セレクタ 9 9は WBUF 8 6 , ABUF 8 7の各出力データを選択して デュアルボートメモリ 6 1 に供給する。 このデュアルボートメモリ 6 1 は前記したように MS C 6 2のワークエリ了として使用される。 この MS C 6 2は、 S— P ORT 5 1又は R— P ORT 5 3からの処理要求 RQ, あるいは P S— P ORT 5 5又は PR— P ORT 5 6からの状態 通知をアービタ 8 1が受け、 これらを適当な優先順に従って選択する。 選択した時点からフェーズシーケンスカウンタ 8 3が動作を開始する。 また、 選択されたボートとそのボ一トの状態に応じて動作モー ドが決定 される。
    [0082] 続いて、 MS C 6 2は決定された動作ーモ一ドとフェーズシーケンス カウン夕 8 3の出力値で決まるフェーズに従って、 デュアルポート R A M 6 1から順次情報を選択、 加工しながら WBUFA 8 6 ABUFA 8 7 B CT 8 8. C S C 8 9の各バッファ群に取り出して、 再度デュ アルポート RAM 6 1に書き込み、 またその途中で必要に応じて第 5図 に示した DMA C 5 8を起動する。
    [0083] MS C 6 2は動作モ一ドによっては、 上記フェーズの途中又は最後に S - P ORT 5 K R— P ORT 5 3、 P S— P ORT 5 5又は P R— P ORT 5 6を起動する。 そして、 上記のフヱーズの最後で、 MS C 6 2はメインデコーダ 8 4からアービタ 8 1へェンド信号を送出してァー ビタ 8 1を開放し、 また S— P ORT 5 1、 R— P ORT 5 3へトリガ 信号やエラー信号を供給して各ポートの状態を遷移させる。 なお、 場合 によっては、 メインデコーダ 8 4はアービタ 8 1へコントロール信号を 出力し、 同一ボートで次処理を継続する場合がある。
    [0084] 次に、 ハードウェア/ソフ トウェア間の起動時インタフェースについ て説明する。
    [0085] 第 3図の中央処理装置 4 1上で走行するソフ トウヱァは、 S— P OR T 5 1又は R— P ORT 5 3の起動にあたって、 詳細な制御内容を指示 したディスクリブ夕をローカルストレージュニッ ト 4 2に配置する。 第 9図はこのディスク リブ夕の構成の一実施例を示す。
    [0086] ローカルストレージュニッ ト （L SU) 4 2に配置されるディスクリ プ夕 （第 1図の 1 5 ) は、 S— P ORT 5 1用と R— P ORT 5 3用と で同じ構成を採るものであって、 1 6バイ トを 1エントリ として、 第 9 図のようにシ一ゲンシャルの形式で、 あるいは分岐する形式に従って配 置される。
    [0087] このディスクリプタの先頭のェントリは、 S— P ORT 5 1 /R— P ORT 5 3内の制御レジスタ （第 4図の 5 2, 5 4 ) 内の領域 「S P D SA」 ， 「R PD SA」 にセッ トされるァドレス情報によりポイントさ れる。 各ェン トリには、 ローカルストレージュニッ ト （L S U) 4 2上 の論理バッファ （例えば、 各々 4 Kバイ トの容量を持つ） のアドレス情 9 9
    [0088] 報やサイズ情報等が記述される。
    [0089] 第 1 0図はこのディスクリプ夕のェントリの管理データの一実施例を 示す。 図中の Bビッ ト、 Cビッ トは、 その組み合わせにより、 「B C = 0 1」 のときには、 本ェン トリの処理終了後にシーケンシャルに配置さ れる次エン ト リへの継続を指定し、 「B C= 1 1」 のときには、 本ェン ト リの表示するェン トリへの分岐を措定し、 「B C = 0 0」 のときには、 本エン ト リの処理終了後に処理を終結させることを指定し、 「B C = i 0 J のときには、 本エン ト リの処理を実行せずに処理を終結させること を指定する。 また、 第 1 0図中の Dビッ トは、 本エン トリの処理完了時 点でのソフ トウエアに対しての割り込みの有無を指定する。
    [0090] また、 第 1 0図中、 「B C T」 で示す 1バイ トの情報フィ一ルドと 「BUF Aj で示す情報フィールドと 「U I D」 で示す情報フィールド は S— PORT 5 1用と R— PORT 5 3用とで異なる内容を持つ。 S 一 PORT 5 1用のものは B CT情報フィールドに、 本エントリで扱う 口一カルス トレージユニッ ト （L SU) 4 2上の論理バッファのバイ ト サイズ （ 1 6バイ ト単位、 最大 4 Kバイ ト） が格納され、 BUF A情報 フィールドに、 該論理バッファの先頭ァドレス （ 1 6バイ トの境界ァド レス） が格納され、 U I D情報フィールドに、 送信先の処理モジュール の接铳ュニッ ト （MBC) 4 3のュニッ ト番号が格納される。
    [0091] —方、 R— P〇 R T 5 3用のディスク リプタのエントリ管理データは、 B CT情報フィールドに通信モードに応じた論理バッファのサイズ情報 が格納され、 BUF A情報フィ一ルドに本ェン トリで扱うローカルスト レ一ジュニッ ト 4 2上の論理バッファの先頭ァ ドレスが格納され、 U I D情報フィールドには受信した送信元の処理モジュールの接続ュニッ ト 4 3のュニッ ト番号が格納される。 ここで、 上記通信モー ドには ANYモー ドと S P E C I F I Cモー ド とかある。 ANYモー ドは自分宛に送られてく る任意のメ ッセ一ジを受 信するモー ドであって、 通常用の通信処理の際に使われるレベル 0 と、 緊急用の通信処理の際に使われるレベル 1 とがある。 S P E C I F I C モー ドは予め送信側と受信側の間で合意をとつて、 送信対象となってい る大量のメ ッセージを汎用バッファでなくて指定のァ ドレス領域に直接 通信していくモー ドである。 上記の R— P ORT 5 3用のエン ト リ管理 データの B C T情報フィ一ルドには、 ANYモ一 ドのときは受信した ッセージのサイズ情報が格納され、 S P E C I F I Cモー ドでは予め 指定されるサイズ情報が格納される。
    [0092] なお、 B Cビッ トがエン ト リの分岐を指定しているときには、 B UF A情報フィールドには分岐先のェン トリのァドレス情報が格納されるが- B CT情報フィールドゃ U I D情報フィ一ルドには何も設定されない。 中央処理装置 4 1上で走行するソフ トウェアは、 ローカルス ト レージ ュニッ ト 4 2にディスク リプ夕を配置すると、 次に、 S— P〇 R T 5 1 を起動するときには、 S— P ORT 5 1 の制御レジスタ 5 2に制御指示 を書き込み、 また、 R— P 0 R T 5 3を起動するときには、 R— P OR T 5 3の制御レジス夕 5 4に制御指示を書き込んでいく よう処理する。 第 1 1図は、 S— P ORT 5 1 の制御レジスタ 5 2に設定される制御 指示データの一実施例、 第 1 2図は、 R— P ORT 5 3の制御レジス夕 5 4に設定される制御指示データの一実施例を示す。 第 1 1図において. 「S P D S A」 と 「S P OD F」 と 「S P F C P」 とが、 中央処理装置 4 1て走行するフフ トウエアのライ 卜する領域であり、 ソフ トゥヱァは. この 「S P D S A」 に、 制御を開始する最初のディスク リプタのァ ドレ ス情報 D S Aを書き込み、 「S P OD F」 に、 上述した ANYモー ドの レベル 0， ANYモー ドのレベル 1 , S P E C I F I Cモー ドのいずれ の通信モー ドで通信処理を行うのかの指示を書き込み、 「S P F C P」 に、 動作中の強制終了の指示を書き込む。
    [0093] また、 第 1 1図中、 「S POPS」 と、 「S PCST」 とが、 接続ュ ニッ ト 4 3側で書き込んでソフ トウエアがリードしていく領域であり、 接続ュニッ ト 4 3は、 この 「S P 0 P S j に、 処理進行中のディスクリ プ夕のエン ト リのア ドレス情報 CDSAを書き込み、 rSPCSTj に、 終了状態情報 CS Cを書き込む。 ここで説明した 「S P〇DFj へのラ ィ トアクセスが実行されると、 S— PORT 5 1は起動される。
    [0094] —方、 第 1 2図において、 「RPDSA」 と 「RPODFj と 「RP
    [0095] F C P」 と 「 R P S S I」 とが、 中央処理装置 4 1で走行するソフ ト ウェアのライ トする領域である。 ソフ トゥヱァは、 この領域 「RPDS A J に、 制御を開始する最初のディスクリプタの了ドレス情報を書き込 み、 「R P〇D F」 に、 動作モー ドの指定を書き込み、 「R P F C PJ に、 動作中の強制終了の指示を書き込み、 「RP S S I」 に、 起動前に S P E C I F I Cモードの場合に指定された送信元の接続ュニッ ト 4 3 のュニッ ト番号を書き込む。
    [0096] また、 第 1 2図中、 「RPOP S」 と 「RPCST」 とが、 接続ュ ニッ ト 4 3側で書き込んでソフ トウエアがリードしていく領域である。 接続ュニッ ト 4 3は、 この 「R P〇 P S」 に、 処理進行中のディスクリ プ夕のエン トリのア ドレス情報 C D S Aを書き込み、 「RPCST」 に、 終了状態情報 C S Cを書き込む。 ここで説明した 「RP〇DF」 へのラ ィ トアクセスが実行されると、 論理受信ポート 5 3は起動される。 ここ で、 「R P S S I」 に書き込まれるュニッ ト番号は、 SP EC I F I C モードでの受信処理の際に、 送信元として指定された接続ユニッ ト 4 3 からのメ ッセージであるのかの判断に用いられる。
    [0097] 中央処理装置 4 1で走行するフフ トウエアは、 2個以上用意される R 一 P ORT 5 3の内、 少なく とも 1個については、 定常の通信処理を実 行していくために、 AN Yモードのレベル 0の通信モー ドに指定して起 動しておく必要があるとともに、 少なく とも 1個については、 緊急の通 信処理を実行していくために、 AN Yモードのレベル 1の通信モー ドに 指定して起動しておく必要がある。 このように用意しておく ことで、 緊 急用のメ ッセージを定常処理のメ ッセージを擾乱させることなく通信で さ Qよつ（こな 00
    [0098] 各処理モジュールのソフ トウェアは、 この AN Yモー ドでの送信処理 が必要になったときには、 いつでも S— P ORT 5 1を起動していく こ とになる。 このとき、 S— P ORT 5 1用のディスクリプタのエントリ の U I D情報フィ一ルドに設定される送信先の接続ュニッ ト 4 3のュ ニッ ト番号については、 各ェントリ毎に独立に設定することが可能であ り、 S— P ORT 5 1が複数備えられるときにあっては、 各 S— P OR T 5 1 に対しても独立に設定することが可能である。 これから、 ソフ ト ゥニァは、 同時に複数の処理モジュール 3 0に対して送信処理を行うこ とができる。
    [0099] また、 S P E C I F I Cモード （以下 S P Cモードと記す） で通信処 理を行う場合、 送信側の処理モジュール 3 0のソフ トウェアは、 事前に ANYモー ドを用いて受信側の処理モジュール 3 0に対して、 S P C モードで通信を行う旨とその通信のバイ ト長を通知していく必要がある c 受信側の処理モジュール 3 0のソフ トウェアは、 上記通知を受け取ると ディ スク リプ夕の配置や R— P ORT 5 3の起動を含む受信準備を整え た後、 送信側の処理モジュール 3 0に対して応答メッセ ジを返信する < 送信側の処理モジュール 3 0のフフ トウエアは、 この応答メッセージを 確認すると、 S— P ORT 5 1を S P Cモードで起動し、 S P Cモー ド での通信処理を実行する。
    [0100] 次に、 処理モジュール 3 0間のデータ転送方式について詳細に説明す る。
    [0101] この実施例では、 ディスクリプタの 1ェントリで指定できる論理バッ つマのバイ トサイズを最大 4 Kバイ ト （ 1 6バイ ト単位） で想定してい ることから、 ディスクリプタの 1エントリで指定できるメッセージの最 大長は 4 Kバイ トである。 一方、 共有システムバス 3 2で一度に転送で きるメ ッセージの単位は例えば 2 5 6バイ トと比較的小さなものとなつ てい 。
    [0102] これから、 本実施例の接続ユニッ ト 4 3は、 メッセージを共有システ 厶バス 3 2の転送単位である 2 5 6バイ トずつに分割して転送を行い、 端数については、 最後のプロックで転送するという構成を採るものであ る。 そして、 送信側の接続ユニッ ト 4 3は、 この共有システムバス 3 2 上の各転送単位に対して、 一連のメッセージの開始ブロックと中間ブ ロックと最終ブロックとを識別させるために、 F (First ) /U ( idd le) /L (Last) /S (Single) という識別子を付加する。 一方、 受信 側の接続ュニッ ト 4 3は、 この識別子に従って送られてく るメッセージ の再組み立て処理する。
    [0103] ここで、 送信側の接続ュニッ ト 4 3は、 送信メッセージに対して、 こ の識別子の他に通信モー ドと、 送信元である自らのユニッ ト番号と、 送 信先の接続ュニッ ト 4 3のュニッ ト番号と、 送信するバイ ト長と、 送信 元の S— P ORT 5 1のポート番号 （省略することも可能である） とを コマン ドに付加して送信する。 A N Yモードでは、 ディスク リプ夕の各ェン トリの指定する論理バッ ファ上のメ ッセージを一転送単位をなすメ ッセージとして扱って、 通信 先の処理モジュール 3 0に転送していく。 この A N Yモー ドの場合、 転 送対象のメ ッセージの長さが 2 5 6 X 2バイ トを超える場合には、 第 1 3図 （ a ) に示すように、 最初の 2 5 6バイ ト分のメッセージに識別子 Fを付加して転送し、 以後、 順次 2 5 6バイ トずつ識別子 Mを付加して 転送し、 最後に、 残りの端数のバイ ト分に識別子 Lを付加して転送する c 転送対象のメ ッセージの長さが 2 5 6バイ トから 2 5 6 X 2 ィ 卜の間にあるときには、 第 1 3図 （b ) に示すように、 最初の 2 5 6 バイ ト分のメ ッセージに識別子 Fを付加して転送し、 続いて、 残りの端 数のバイ ト分に識別子 Lを付加して転送する。 また、 転送対象のメ ッ セージの長さが 2 5 6バイ ト以下である場合は、 第 1 3図 （ c ) に示す ように、 そのバイ ト分のメッセージに識別子 Sを付加して転送する。 このように、 A N Yモー ドでは、 送信側ノ受信側とも、 一連の F〜L ブロックの転送か、 1つの Sブロックの転送でもって転送処理が終了す る。 また、 F， Mブロックについては常に 2 5 6バイ トでもって転送さ れ、 S , Lブロックについては 2 5 6バイ トかそれ以下でもって転送さ れることになる。
    [0104] これに対して、 S P Cモー ドでは、 ディスク リプタのチェーンに繫か れるエン トリの指定する論理バッファ上のメ ッセージ全体を一転送単位 をなすメ ッセージとして扱って、 送信先の処理モジュール 3 0のチェ一 ンで繋がれる論理バッファに転送していく。
    [0105] S P Cモードがこのような転送方式を採るのは、 細切れのままで送れ るようにすることで、 A N Yモー ドのように汎用的な論理バッファであ るために必要となる送信側及び受信側のローカルストレージュニッ ト 4 2内でのデータ再転送に要するオーバーへッ ドの削減を図るためであり、 更に、 汎用的に用意される論理バッファのサイズに左右されないで大量 のメッセージを送れるようにするためである。
    [0106] この S P Cモードの場合、 第 1 4図に示すように、 最初のエン ト リの 開始ブロックについては Fブロックであり、 最終ェントリの最終ブ口ッ クについては Lプロックであり、 それ以外の中間ェントリについては M プロックとなる。 そして、 送信側の接続ュニッ ト 4 3は、 2 5 6バイ ト 単位又はェントリのバッファ境界までを 1転送プロックとして転送する。 また、 受信側の接続ュニッ ト 4 3は、 転送プロックの途中でェン トリの バッファ境界を検出すると、 次のエントリの論理バッファへのストア処 理を行っていく。
    [0107] このように、 S P Cモードでは、 F， Mプロックであっても 2 5 6バ イ トとは限られず、 また、 送信側と受信側のエン トリの更新は必ずしも 同期しない。 但し、 送信側の全エントリの論理バッファのサイズの合計 と、 受信側の全エントリの論理バッファのサイズの合計とは一致するこ とは言うまでもない。 本発明ではこの一致を確認していく手段を備える ことで、 S P Cモー ドにおけるメ ッセージの冗送 ·脱送を検出していく 構成を採っている。
    [0108] 本発明において、 一連のメ ッセージ通信中、 送信側の S— P O R T 5 1 と、 受信側の R— P〇 R T 5 3との間の論理的接続は、 Fブロックの 送受信によって開始し、 Lブロックの送受信によって終結する。 ここで、 この論理的接続の接続情報は、 送信側の S— P O R T 5 1 と受信側の R - P O R T 5 3 とで保持する。
    [0109] 一般的に、 各接続ュニッ ト 4 3の複数の S— P O R T 5 1は、 それぞ れ同時に、 他の接続ュニッ ト 2 5の R— P O R T 5 3 との間に論理的接 続関係を持つことになる。
    [0110] 各接続ュニッ ト 4 3の MS C 6 2は自接続ュニッ ト 4 3の物理送信 ポー ト （P S— P ORT) 5 5を切り換えていく。 この切り換え処理は. ディスク リプタの 1 エン トリを単位にして実行される。 各接続ュニッ ト 4 3の複数の P S— P〇 R T 5 5の処理は、 この MS C 6 2の切り換え 処理によりエン ト リ単位に交互に実行されシリアライズされる。
    [0111] これから、 ANYモー ドのときには、 エン ト リ単位毎に送信側の S— P 0RT 5 1 と受信側の R— P 0RT 5 3 との間の論理的接続関係が終 結していく。 これに対して、 S P Cモー ドのときには、 複数のエン ト リ で 1つのメ ッセージが構成されるので、 メッセージ単位の間中送信側の S - P ORT 5 1 と受信側の R— P ORT 5 3 との論理的接続が保持さ れたままで、 P S— P ORT 5 5の切り換えが行われていく。
    [0112] 第 1 5図は、 この P S— P ORT 5 5の切り換え処理の一例を示す。 すなわち、 P S— P ORT 5 5は、 先ず最初に 0番の論理送信ポート (S— P つ RT) 5 1 。 のエン トリ Aのメッセ一ジを送信し、 次に 1番 の論理送信ポー ト （ S— P〇 R T) 5 1 , のェン トリ Dのメッセージを 送信し、 続いて S— P ORT 5 1 。 のエントリ Bのメッセージを送信し、 続いて、 S— P ORT 5 1 , のエン ト リ Eのメ ッセージを送信するとい うように、 S— P ORT 5 1 。 及び 5 1 , の出カメ ッセージを切換処理 していく。
    [0113] これにより、 ソフ トウェアは 2つの S— P ORT 5 1 。 及び 5 1 , か 起動されているときに、 その起動要求のあった 2つの S— P ORT 5 1 ο . δ ΐ , の送信処理を実行していく よう処理する。 なお、 P S— P O RT 5 5は、 共有システムバス 3 2のプロ トコルに従って転送プロック 毎に通信先の R— P ORT 5 3 と切り離される。 MS C 6 2の制御処理 により、 1エン ト リの全メッセージの送信が完了するまでの間、 他方の S - P ORT 5 1 0 又は 5 1 ！ は P S - P ORT 5 5に接続されること のないように処理される。
    [0114] 各接続ュニッ ト 4 3の P R— P〇 R T 5 6は、 メッセージブロックを 受信すると受信開始を MS C 6 2に通知する。 この通知を受け取ると、 MS C 6 2は、 先ず最初に、 送信元となっている接続ュニッ ト 4 3を識 別し、 更に、 通信モードが AN Yモードであって、 いずれの R— P OR T 5 3 も識別された接続ュニッ ト 4 3 との間に論理的接続関係を有して いない場合には、 送られてきたメッセ一ジブ口ックとレベルが一致する R— P ORTでもってメ ッセージブロックを受信するよう制御する。
    [0115] このときに受信するメ ッセージブロックは Fブロックか Sブロックで なければならないので、 この受信したメッセージブロックが Fブロック 又は Sプロックである場合には、 この論理的接続は正常なものとして継 続していく。 これに対して、 受信したメッセージブロックが Mブロック 又は Lブロックである場合には、 何らかのプロ トコルエラーであるので、 1^3じ 6 2は？ 1¾ー？〇1¾丁 5 6及び送信制御ュニッ ト （S ND C) 5 9を介してその旨を送信元の接続ュニッ ト 4 3に通知するとともに、 い ずれの R— P ORT 5 3 との接続も行なわない。 また、 受信可能な R— P ORT 5 3がない場合にも、 その旨を送信元の接続ュニッ ト 4 3に通 知する。
    [0116] 一方、 通信モードが ANYモードであって、 いずれかの R— P ORT 5 3が識別された接続ュニッ ト 4 3 との間に論理的接続関係を有してい る場合には、 M S C 6 2は、 その R— P〇 R T 5 3でもってメッセージ プロッ クを受信するよう制御する。 このときに受信するメッセージブ ロックは Mブロックか Lブロックでなければならないので、 この受信し たメ ッセージプロックが Mプロックである場合には、 この論理的接続は 正常なものとして継続し、 Lブロックである場合には、 正常のものとし て論理的接続を終結する。
    [0117] これに対して、 受信したメ ッセージプロックが Fプロック又は Sブ ロックである場合には、 何らかのプロ トコルエラーであるので、 MS C 6 2は P R - P ORT 5 6及び SND C 5 9を介してその旨を送信元の 接続ュニッ ト 4 3に通知するとともに、 受信した R— P ORT 5 3を異 常終結させる。
    [0118] 通信モ一 ドが S P Cモー ドである場合には、 いずれの R— P 0 R T 5 3が送信元の接続ュニッ ト 4 3からのメッセージブロックを受信すべく 準備されているので、 MS C 6 2は、 その R— P ORT 5 3でもって メ ッセージブロックを受信するよう制御する。 S P Cモー ドでも、 AN Yモー ドと同様に、 開始ブロックは Fブロックか Sブロックであり、 以 後 Mプロックの連続の後に Lプロックで終結する。 S P Cモードの場合、 送信側や受信側のェン トリの更新、 それに伴う P S— P ORT 5 5によ るェン トリ単位の交互処理に応じて、 送信されるメ ッセージに一時的な 中断が発生する。 なお、 S P Cモー ドにおいても、 同一の接続ユニッ ト 4 3の複数の S— P ORT 5 1 との間に、 同時に複数の論理的接続関係 を持つことは許されないことに変わりはない。
    [0119] 通常、 各接続ュニッ ト 4 3の P R— P ORT 5 6には、 他の複数の接 繞ュニッ ト 4 3の S— P OR T 5 1からのメ ッセージの転送ブロックが 転送されてく る。 このため、 各接続ュニッ ト 4 3の MS C 6 2は転送さ れてきた転送プロックを自接続ュニッ 卜 4 3の R— P〇 R T 5 3に振り 分けていく必要がある。
    [0120] この振り分け処理は、 R— P 0 R T 5 3の管理する論理的接続情報を 参照しながら、 入力単位となる転送プロックを単位にして実行される。 各接続ュニッ ト 4 3の複数の R— P ORT 5 3は、 この MS C 6 2の振 り分け処理に従って、 一連のメッセージを正確に受信していく。
    [0121] 上記の論理的接続情報はコマンドブロック （メッセージブロック） の ヘッダ部にある。 第 1 6図はシステムバス 3 2上でのメッセージブロッ クのフォーマツ トの一例を示す。 同図に示すようにメッセ一ジブ口ック はヘッダ部 1 1 0 とデータ部 1 1 1 とからなる。 データ部 1 1 1は 1 ワード当り 4バイ トのデ一夕が Nヮードからなる。
    [0122] ヘッダ部 1 1 0中の # 1〜# 3の 3 ビッ トは転送プロック種を示し、 " 0 1 0 " のときメッセ一ジブロックであることを示す。 また S I D， D I Dはソース識別子、 デスチネージョ ン識別子で、 前者は転送ブ αッ クの送信パスコン トローラのシステムバス上の I Dで、 転送プロックが メッセージプロックの場合、 送信処理モジュールの接続ュニッ ト 4 3を 示し、 後者は転送ブロックの受信パスコントローラのシステムバス上の I Dで、 転送ブロックがメッセ一ジブロックの場合、 受信処理モジュ一 ルの接続ュニッ ト 4 3を示す。
    [0123] また、 MDは ANYモードか S P Cモードかを示す 2ビッ 卜の識別子 で、 " 0 0 " のとき ANY 0モー ド、 " 0 1 " のとき ANY 1モード、 " 1 0 " のとき S P Cモ一ドであることを示す。 S Qは 2 ビッ トのブ ロック識別子で、 " 0 0 " のとき Sブロック、 " 0 1 " のとき Fブロッ ク、 " 1 0 " のとき Mブロック、 " 1 1 " のとき Lブロックであること を示す。 前記した第 8図の MS C 6 2中のバッファ 9 0はこの識別子 M Dと S Qを格納し、 それをジェネレータ 8 5よりの Fブロック待ちか M プロック待ちかを示す信号と比較器 9 6で比較させる。
    [0124] また、 第 1 6図において、 D Lはメ ッセージブロックのブロック再 (データ部 1 1 1 の長さ） を示す。 また D P Mはメ ッセージの受信処理 モジュールの I Dで、 通常は前記 D I Dと同一である。 また、 S P Mは メ ッセージの送信処理モジュールの I Dで、 通常は前記 S I Dと同一で あ o
    [0125] なお、 受信したメ ッセージの処理結果を示すシステムバス 3 2上のス テータスブロッ クは第 1 7図に示す如きフォーマツ 卜とされている。 同 図中、 # 1〜# 3の 3 ビッ トは転送プロッ ク種を示し、 " 1 1 1 " のと きステータスブロッ クであることを示す。 また、 S I Dはソース識別子 で、 転送ブロッ クの送信バスコン 卜ローラのシステムバス 3 2上の I D で、 メ ッセージブロッ クに対するステータスの場合はメ ッセージブロッ クの S I Dと逆に受信処理モジュールの接続ュニッ ト 4 3を示す。
    [0126] また、 D I Dはデスチネーショ ン I Dで、 転送プロッ クの受信パスコ ン トローラのシステムバス 3 2上の I Dで、 メ ッセージブロックに対す るステータスの場合は送信処理モジユールの接続ュニッ ト 4 3を示す。 また、 0 P C Dはどの転送ブロッ クに対するステータスであるかを示す 3 ビッ トの識別子で、 " 0 1 0 " のときはメ ッセージブロッ クに対する ステータスブロッ クであることを示す。 更に C S Cは転送されたメ ッ セージブロッ クに対する受信処理モジュール内での処理結果を示すコー ト Cあ >。
    [0127] 次に、 P R— P O R T 5 6の振り分け処理の一例について第 1 8図と 共に説明する。 0番の P R— P O R T 5 6。 と、 1 番の P R— P O R T 5 6 , には交互にメ ッセージブロッ ク AF , B F , C F , AM 1, ΒΜ】， CM,, …が入力される。 ここでアルファベッ ト A, B, C等はメ ッセ一 ジブ口ッ ク種、 すなわちメ ッセージ送信処理モジュールの接続ュニッ ト 4 3の別を示し、 また添字 F, M, Lは前記した Fブロッ ク、 Mブロッ ク、 Lブロックを示す。
    [0128] MS C 6 2は前記した第 1 6図の S I Dや S PMに基づいて最初に転 送されてきた転送プロック AF を 0番の R— P ORT 5 3。 に振り分け、 次に P R— P ORT 5 6 , から転送されてきた転送プロック BF を 1番 の R— P〇RT 5 3 , に振り分け、 続いて P R - P ORT 5 6。 から転 送されてきた転送プロック CF を 2番の R— P〇RT 5 32 に振り分け、 続いて P R— P ORT 5 6 , から転送されてきた転送プロック AMIを 0 番の R— P ORT 5 3。 に振り分けていく。
    [0129] これにより、 第 1 8図に示すように、 R— P ORT 5 3。 〜5 33 に はメッセージ種別で順番にメッセージが転送されるため、 正確なメ ッ セージの受信処理を実行できる。
    [0130] 次に、 障害処理について詳細に説明する。
    [0131] 本発明の一連のメッセージ通信処理中に発生し得る異常は、 大きく分 けて、 送信側の処理モジュール 3 0内部におけるハードウエアエラ一と、 受信側の処理モジュール 3 0内部におけるハードウエアエラーと、 共有 システムバス 3 2での転送中のハードウエアエラーと、 フロー制御の擾 乱等を含む送信側の処理モジュール 3 0でのソフ トウェアエラーと、 フ 口一制御の擾乱等を含む受信側の処理モジュール 3 0でのソフ トウエア エラーがある。
    [0132] ここで、 このような異常の検出は、 送信側の接続ユニッ ト 4 3 , 共有 システムバス 3 2〜受信側の接続ュニッ ト 4 3の各所で行われる。 通常、 送信側と受信側との間に論理的接続が開始する前には、 送信側の動作開 始をトリガとして発生した異常は、 送信側の処理モジュール 3 0のフフ トウエアにのみ通知され、 また、 受信動作に起因する異常は、 受信側の 処理モジュール 3 0のソフ トウエアにのみ通知される。 一方、 送信側と受信側との間に論理的接続が発生した後では、 何らか の障害が発生した場合には、 この論理的接続状態を速やかに解除する必 要がある。 例えば、 送信側でのみ論理的接続状態が解除され、 受信側で 解除されないようなことが起こると、 受信側の R— P O R T 5 3はハン グ'アップする可能性があるからである。 このような事態を回避するため に、 極力双方の論理的接続状態を解除するようなハードウ ア機構が具 備されており、 当該ハードウヱァ機構のみで解除することができないよ うな場合には、 更にソフ トウエアとの連携により論理的接続状態を解除 することのできるハ一 ドウエア機構が用意されている。
    [0133] ここで、 共有システムバス 3 2は、 スプリ ッ 卜形式を採っており、 メ ッセージ通信は、 送信側から受信側に送出される前記した第 1 9図の データ形式のメ ッセージプロックの転送と、 受信側が送信側に転送する メ ッセージ転送の受付状態を通知する前記した第 2 0図のデータ形式の ステータスブロックの転送とから構成されている。 一連の論理メッセー ジは、 このメッセージ転送とそれに対してのステータス転送との複数回 の繰り返しにより完了する。 そして、 論理的接続中に発生し得る障害は, 以下の 5通りに分類できる。
    [0134] ①共有システムバス 3 2上でメッセージの転送中に検出される障害。
    [0135] ②共有システムバス 3 2上でステータス転送中に検出される障害。 ③受信側の処理モジュール 3 0の内部処理 （L S U 4 2への格納処理 など） 中に検出される障害。
    [0136] ④送信側の処理モジュール 3 0の内部処理 （L S U 4 2からの読出処 理など） 中に検出される障害。
    [0137] ⑤送信側の処理モジュール 3 0の重度障害の発生。
    [0138] ①と④の障害の場合、 エラーは送信側の処理モジュール 3 0に通知さ れる。 この通知を受け取ると、 送信側の処理モジュール 3 0の接続ュ ニッ ト 4 3は、 論理的接続状態を解除するとともに、 中央処理装置 4 1 で走行するソフ トウェアに対して、 外部割り込みによりこの旨を通知す
    [0139] -3 0
    [0140] この通知を受け取ると、 ソフ トゥヱァは、 第 1 2図で説明した制御レ ジスタ 5 2の S P C S Tレジスタに書き込まれた終了状態情報 C S Cを 読み出し、 この検出結果に従って同一メッセージを受信側の処理モジ ユール 3 0に対して再送する。 共有システムバス 3 2でのメッセージ転 送中等の障害であり、 受信側の処理モジュール 3 0では未だ論理的接続 状態が継続している場合があるからである。
    [0141] この再送処理を受けて、 受信側の処理モジュール 3 0の接続ュニッ ト 4 3は、 論理的接続状態にあることで Mプロックか Lプロックを待って いるところに、 同一の処理モジュール 3 0から Fブロックのメッセージ が送られてくることでプロ トコル違反を検出し、 これに従って論理的接 続状態を解除する。 そして、 中央処理装置 4 1で走行するソフ トウエア に対して、 外部割り込みによりこの旨を通知する。 この障害処理により、 送信側と受信側の双方で論理的接続状態を解除できることになる。
    [0142] ②の障害の場合、 エラーは受信側の処理モジュール 3 0に通知される c この通知を受け取ると、 受信側の処理モジュール 3 0の接続ュニッ ト 4 3は、 論理的接続状態を解除するとともに、 中央処理装置 4 1で走行す るソフ トゥヱ了に対して、 外部割り込みによりこの旨を通知する。 この とき、 送信側の処理モジュール 3 0の接続ュニッ ト 4 3は、 ステータス 転送を期待していてステータス転送期待の夕イマを稼動させている。 そして、 ステータス転送が所定の一定時間経過しても受けられないと タイムアウ トを検出して論理的接続状態を解除して、 中央処理装置 4 1 で走行するソフ トウ アに対して、 外部割り込みによりこの旨を通知す る。 この障害処理により、 送信側と受信側の双方で論理的接続状態を解 除できることになる。
    [0143] ③の場合、 障害が検出されると、 その障害の発生時点がステータスの 送信前である場合には、 受信側の処理モジュール 3 0の接続ュニッ ト 4 3は、 ステータス転送により送信側の処理モジュール 3 0に障害発生を 通知し、 更に、 論理的接続状態を解除するとともに、 中央処理装置 4 1 で走行するフフ トウエアに対して、 外部割り込みによりこの旨を通知す
    [0144] Ό ο
    [0145] そして、 送信側の処理モジュール 3 0は、 障害発生を通知するステー タスの受信により異常終結するとともに、 中央処理装置 4 1で走行する フフ トウ アに対して、 外部割り込みによりこの旨を通知する。 この障 害処理により、 送信側と受信側の双方で論理的接続状態を解除できるこ とになる。
    [0146] 一方、 その障害の発生時点がステータスの送信後等により、 送信側の 処理モジュール 3 0にステータス転送でもって障害発生を通知できない ような場合には、 受信側の処理モジュール 3 0の接続ュニッ ト 4 3は、 論理接続を解除するとともに、 中央処理装置 4 1で走行するソフ トウェ ァに対して、 外部割り込みによりこの旨を通知する。
    [0147] この通知を受け取るソフ トゥ Xァの処理に従って受信側の処理モジ ユール 3 0の接続ュニッ ト 4 3が再立ち上げられ、 送信側の処理モジ ユール 3 0からの Fブロック Z Sブロックを待つことになる。 この状態 にあるときに、 送信側の処理モジュール 3 0から Mブロックか Lブロッ クが送られて ： るので、 受信側の処理モジュール 3 0の接続ュニッ ト 4 3は、 ステータス転送により送信側のプロセッサモジュール 3 0に障害 発生を通知する。
    [0148] この通知を受け取ると、 送信側の処理モジュール 3 0の接続ュニッ ト 4 3は、 論理的接続状態を解除するとともに、 中央処理装置 4 1で走行 するフフ トウェアに対して、 外部割り込みによりこの旨を通知する。 こ の障害処理により、 送信側と受信側の双方で論理的接続状態を解除でき ことにな 。
    [0149] ⑤の場合、 送信側の処理モジュール 3 0は停止状態となるので、 受信 側の処理モジュール 3 0は論理的接続状態でハングアップする。 このハ ングアップを救済するために、 受信側の処理モジュール 3 0の中央処理 装置 4 1で走行するソフ トウヱ了は、 R— P O R T 5 3の稼動状態を表 示すベく備えられる第 1 3図で説明した制御レジス夕 5 4の R P 0 P S レジス夕の表示情報を周期的にポーリ ングして、 所定の一定時間以上論 理的接続状態が継続していることを検出する。
    [0150] そして、 第 1 3図で説明した制御レジスタ 5 4の R P F C Pレジスタ に、 動作中の強制終了の指示を書き込むことで論理接続状態の解除を指 示する。 この障害処理により、 送信側の処理モジュール 3 Qの重度障害 に起因する受信側の処理モジュール 3 0の論理的接続状態のハングァッ プを解消できる。
    [0151] 次に、 上記の障害発生を送信側処理モジュールに通知するステー夕ス の発生及び転送方法について更に詳細に説明する。 ステータス転送は、 コマン ドを受けた論理受信ポートがその処理結果を論理送信ポートに通 知する為に行われる動作で、 送信ポートはステータスを確認しながらコ マン ドの転送を進めて行く。 第 1 9図及び第 2 0図は処理モジュール 3 0 0 と処理モジュール 3 0 , との間のデータ転送例を示す。 本例は、 4 K Bのデータを例えば A N Y 0モー ドで転送する場合を示している。 こ の 4 K Bのデータはシステムバス 3 2上で 1 6回に分けて （ 1回 2 5 6 B) 転送される。 第 1 9図及び第 2 0図中 D , 〜D ,6は 2 5 6 Bのデー タブ口ックを表わし、 システムバス 3 2上には識別子 （ CMD ：具体的 には FZM/L) を付加して送り出される。 S , 〜S i eはそれぞれの C MDに対するステータスである。
    [0152] 第 1 9図に従って動作の流れを説明する。 まず処理モジュール 3 0。 は D , を DM A転送でデュアルポー ト RAM 6 1 に取り込み、 コマン ド (図では F) を付加してシステムバス 3 2に送り出す。 処理モジュール 3 0 , は C MDと D , を接続ュニッ ト 4 3内のデュアルポー ト RAM 6 1 に取り込み、 MS C 6 2がデュアルポート RAM 6 1内の CMDの内 容を調べ論理受信ボート 5 3を起動する。 論理受信ポー ト 5 3はデータ 部分 D , をメモリに DMA転送すると、 その結果から S , を生成し、 デュアルポート RAM 6 1 を介してシステムバス 3 2上に転送する。 処理モジュール 3 0。 は転送されてきたステータス S , を取り込むと その内容をチ Xックし、 正常終了であることを確認すると、 次のデータ プロック D2 を DMA転送でデュアルポー ト RAM 6 1 に取り込み、 更 に論理送信ポー ト 5 1で CMD (M) を付加してシステムバス 3 2に送 出 。
    [0153] 処理モジュール 3 0 , は CMD (M) 及び D2 を取り込むと CMDの 内容をチェックし、 D , を受けたのと同じ論理受信ポー トを選択し、 コ マン ド受信処理を開始する。
    [0154] 論理受信ポー ト 5 3が D 2 を DM A転送するとその結果から S 2 を作 成しデュアルポー ト RAM 6 1を介してシステムバス 3 2に転送する。 処理モジュール 3 0。 はステータス S 2 の内容が正常終了であることを 確認すると次のデータ転送に移る。 以降同様の転送を繰り返し、 D 15の ステータス S 1 Sが正常であれば、 ェントリ （4 KB) 最後のプロック D を DM A転送でデュアルポート RAM 6 1に転送し、 CMD (L) を 付加してシステムバスに送り出す。
    [0155] 処理モジュール 3 0 , は C M D (L) 及び D , sを受信するとコマン ド の内容をチェックし、 先と同じ論理受信ポート 5 3を選択し、 コマン ド 受信処理を開始する。 論理受信ポート 5 3は CMDが （L) を示してい るので今までの転送データ長の累計が 1エントリ （4 KB) を超えてい ないかをチェックし、 OKであれば D 16を DMA転送する。 さらに 1ェ ン トリが終わるので、 対応するディスク リプタエントリ （DES C) を 更新 （BCTや U I Dを格納） し、 そこまでの結果からステータス S 1 6 を生成し、 デュアルポー ト RAM 6 1を介してシステムバス 3 2に転送 する。 ステータスの転送が正常に完了するとその論理受信ポートが正常 終了する （C状態） 。 処理モジュール 3 0。 がステータス S】6を取り込 むとその内容をチェックし、 正常であれば、 論理送信ポート 5 1が正常 終了する （C状態） 。
    [0156] 次に、 異常時の処理例を第 2 0図で説明する。 D2 の転送までは正常 時と同じで、 D3 の転送において、 処理モジュール 3 0 , の論理受信 ポート 5 3が D3 を DM A転送している途中で異常 （例えば、 ア ドレス バスパリティエラー等） が発生したものとすると、 DMA転送を直ちに 中断し、 その結果から異常を示すステータスを生成し、 デュアルポート RAM 6 1を介してシステムバス 3 2に送り出す。 論理受信ポート 5 3 はステータス S3 ERRを転送すると異常終了 （C状態） する。 異常を 示す S3 ERRを取り込んだ処理モジュール 3 0。 は、 次のデ一タブ ロック D4 に対する動作は行わず、 直ちに異常終了 （C状態） する。 論理受信ポー ト 5 3がコマン ド受信中に検出する異常 （すなわちス テータスの種類） は多数ある。 いずれの場合も論理送信ポー トと論理受 信ポー ト間のシステムバス 3 2上でのプロ トコル （つまりコマン ド―ス テ一タス→チェッ ク→コマン ド→ステータス→チエツ ク→コマン ド—… の繰り返しで転送を進めること） は同じである。
    [0157] 次に論理受信ポート 5 3がコマン ドを受信したときのコマンド処理動 作について、 第 2 1図 A , 2 1 B図及び第 2 2図と共に説明する。 第 2 1図 Aにおいて、 処理モジュール 3 0内の論理受信ポート 5 3がコマン ドを受信すると （ステップ 2 0 1 ) 、 M S C 6 2は受信コマン ド内のブ ロッ ク識別子、 送信側処理モジュールの識別子を夫々読み出す （ステツ プ 2 0 2 ) 。
    [0158] M S C 6 2は読み出したプロック識別子が F及び Sのいずれかの場合 は、 論理受信ポート 5 3 との論理接続関係のチェックのため、 以下のス テツプ 2 0 5〜2 1 2の処理を行なう。 まず、 受信ポート番号 Nを最初 の値 " 1 " とした後 （ステップ 2 0 5 ) 、 全論理受信ポ一ト 5 3をチ ヱックしたか否か判定する （ステツプ 2 0 6 ) 。 M S C 6 2はすべての 論理受信ポート 5 3のチエツクが終わっていないときは、 論理受信ポー トの状態が後述する A状態及び C状態のいずれかであるか、 又はそれ以 外の状態であるかを判定し （ステップ 2 0 7 ) 、 A状態及び C状態のい ずれでもないときは論理受信ポー 卜 5 3が後述の R D Y 1状態と R D Y 2状態のいずれであるか判定する （ステップ 2 0 8 ) 。
    [0159] R D Y 1状態のときは続いて論理受信ポート 5 3のモードが前記した A N Yモー ドか S P Cモードかを判定し （ステップ 2 0 9 ) 、 A Y モー ドならばその論理受信ポー ト 5 3のデータを後述の如くデュアル ポー ト R A M 6 1 に転送する （ステップ 2 1 9 ) 。
    [0160] 一方、 ステップ 2 0 8で受信ポー ト状態が R D Y 2状態で判定された とき、 及びステップ 2 0 9で S P Cモードと判定されたときは処理モ ジュール識別子が自己のものと一致するか否か判定し （ステップ 2 1 0 , 2 1 1 ) 、 不一致の場合は前記ステップ 2 0 7で A状態又は C状態と判 定されたときと同様に、 ステップ 2 1 2へ進み、 受信ポー ト番号 Nを 1 つインク リ メン トしてステップ 2 0 6へ戻る。
    [0161] また、 ステップ 2 0 3でプロック識別子が M又は Lと判定されたとき は、 M S C 6 2は論理受信ポート 5 3 との論理接続関係のチェックのた め、 以下のステップ 2 1 4〜2 1 7の処理を行なう。 すなわち、 まず受 信ポー ト番号 Nを初期値 " 1 " にセッ トし （ステップ 2 1 4 ) 、 更に全 論理受信ポートをチェックしたか否か判定する （ステツプ 2 1 5 ) 。 す ベての論理受信ポー卜のチヱックが済んでいない場合は、 受信ポート番 号 Nの論理受信ポート 5 3の状態が R D Y 2伏態であるか否か判定され (ステップ 2 1 6 ) 、 R D Y 2状態のときはモジュール識別子が自己の ものと一致するか否か判定する （ステップ 2 1 7 ) 。 受信ポート番号 N の論理受信ポート 5 3が R D Y 2状態以外の状態のとき （ステップ' 2 1 6 ) 、 又はモジュール識別子が不一致のとき （ステップ 2 1 7 ) は、 受 信ポ一ト番号 Nを " 1 " だけィンクリ メントして次の論理受信ポート 5 3を指定し （ステップ 2 1 8 ) 、 その後ステップ 2 1 5へ戻る。
    [0162] 他方、 プロック識別子が F又は Sのデータプロックを受信している論 理受信ポート 5 3のすベてのチェックが終了したときは （ステップ 2 0 6 ) 、 第 2 1 B図のステップ 2 2 0へ進み、 全ての論理受信ポート 5 3 で受けることができないステータスを生成する。 また、 ブロック識別子 が F又は Sのデ一タブ口ックを受信している論理受信ポート 5 3のうち R D Y 2状態にある論理受信ポー トのモジュール識別子がコマン ドのそ れと一致する場合は第 2 1 B図のステップ 2 2 1へ進み、 ブロック識別 子 M又は Lを期待しているときに、 プロック識別子 F又は Sが受信され たことを示すステータスを生成し、 その後ステップ 2 2 2で現在の受信 ポー 卜番号 Nをキヤンセルし、 論理受信ポー ト 5 3を後述の C状態へ遷 移させる （ただし、 この時点では、 ソフ トウェアへの通知はしない） 。
    [0163] また、 ブロック識別子が M又は Lのデータブロックを受信している論 理受信ポート 5 3のすベてのチェックが終了したときは （ステツプ 2 1 5 ) 、 第 2 1 B図のステップ 2 2 3へ進み、 プロック識別子 F又は Sを 期待しているときに、 プロック識別子 IV [又は Lが受信されたことを示す ステータスを生成する。
    [0164] また、 ステップ 2 0 9で論理受信ポート 5 3の受信データプロックが A N Yモードのものであると判定されたとき、 又はステップ 2 1 1や 2 1 7でモジュール識別子が一致すると判定されたときにはステップ 2 1 9へ進み、 後述の第 2 2図のサブルーチンに従ってデータ転送が行なわ れる。 このデータ転送終了後又は、 前記したステップ 2 2 0 , 2 2 2又 は 2 2 3のいずれかの処理が終了すると、 第 2 1 B図のステップ 2 2 4 へ進み、 M S C 6 2は物理受信ポート （P R— P O R T ) 5 6に対して、 生成したステータスの送信を要求する （ステップ 2 2 4 ) 。
    [0165] 上記の要求により物理受信ポート 5 6からのステータス送信が行なわ れ、 そのステータス送信が完了すると （ステップ 2 2 5 ) 、 コマン ド処 理を完了する （ステップ 2 2 9 ) 。 一方、 物理受信ポー ト 5 6からのス テータス送信が完了せずに待ち時間を越えた場合には （ステップ 2 2 5 , 2 2 6 ) 、 一定時間内にステータスの転送が完了しなかったことを示す ステータスを生成した後 （ステップ 2 2 7 ) 、 受信ポ一ト番号 Nの論理 受信ポー ト 5 3を C状態に遷移して （ステツプ 2 2 8 ) 、 コマン ド処理 を完了する （ステップ 2 2 9 ) 。 なお、 ステップ 2 2 8において受信 ポート番号 Nの論理受信ポート 5 3が既に C状態であるときはそのまま C状態とする （この時点でソフ トウエアへの通知をする） 。
    [0166] 次に前記したステップ 2 1 9における論理受信ポート 5 3によるデー 夕転送について第 2 2図と共に更に詳細に説明する。 M S C 6 2はコマ ン ド内の転送デ一夕長を読み出し （ステップ 3 0 1 ) 、 受信ポート番号 Nの論理受信ポ一 ト 5 3内の制御レジスタ 5 4に保持されているディス クリプタ情報の中から前記した B C T情報フィールド及び B U F A情報 フィールドの各内容を読み出す （ステツプ 3 ひ 2 ) 。
    [0167] 続いて、 データ転送長エラーが発生したか否か判定し （ステップ 3 0 3 ) 、 エラーが発生していないときは L S U 4 2へデ一夕をダイレク ト • メモリ · アクセス （D M A ) 転送した後 （ステップ 3 0 4 ) 、 その D M A転送時のデータ転送エラー発生の有無をチェックする （ステップ 3 0 5 ) 。 データ転送エラーが無いときには、 転送したデータがディスク リプタ · エントリの境界のものかどうか判定し （ステップ 3 0 6 ) 、 境 界のときには L S U 4 2内のディスクリプタをソフ トウェアにより更新 する （ステツプ 3 0 7 ) 。
    [0168] そして、 このディスクリブ夕の更新時にデータ転送エラーが発生した かどうかをチェックした後 （ステップ 3 0 8 ) 、 受信ポート番号 Nの論 理受信ポー ト 5 3の受信データプロックのモードが A N Yモードか S P Cモードかを判定する （ステップ 3 0 9 ) 。 S P Cモードのときには前 記したように任意形態バッファを用いてメ ッセージを受信するべく次の ディスクリプ夕を取り込んでから （ステップ 3 1 0 ) 、 データ転送ェ ラー発生の有無をチェックする （ステップ 3 1 1 ) 。 このときもデータ 転送エラーが無い場合には、 ディスクリプタフォーマツ トをチヱックし (ステップ 3 1 2 ) 、 指示ミスがないときは全受信データを L S Uへ格 納したか判定し （ステップ 3 1 9 ) 、 格納しているときは正常終了した 二とを示すステータスを生成し （ステップ 3 1 3 ) 、 データ転送終了す る （ステップ 3 2 0 ) 。 全受信データを L S Uに格納していないときは. ステップ 3 1 9カヽらステップ 3 0 2へ戻る。
    [0169] 一方、 前記ステップ 3 0 3でデータ転送長エラ一の発生が検出された ときは、 受信データの総和が B C T情報フィールドで与えられた論理 バッファのサイズを越えたり、 S P Cモード時に B C T情報フィールド からのサイズ情報と一致しないことを示すステータスを生成し （ステツ プ 3 1 4 ) 、 その後受信ポー ト番号 Nの論理受信ポー ト 5 3を C状態へ 遷移させる （ステップ 3 1 5 ) 。
    [0170] また、 前記ステップ 3 0 5でデータ転送エラーが検出されたときは、 受信データの転送中に転送エラーが発生したことを示すステータスを生 成して （ステップ 3 1 6 ) 、 前記ステップ 3 1 5へ進む。 また、 前記ス テツプ 3 0 8又は 3 1 1 でデータ転送エラーが発生したときは、 デイス ク リプ夕の転送時に転送エラーが発生したことを示すステータスを生成 し （ステップ 3 1 7 ) 、 ステップ 3 1 5へ進む。 更に、 ステップ 3 1 2 において指示ミスが検出されたときは、 ディスクリブ夕の内容に指示ミ スがあることを示すステータスを生成して （ステップ 3 1 8 ) 、 ステツ プ 3 1 5へ進む。
    [0171] なお、 ステップ 3 0 6で転送デ一夕がディスク リプタ ' エン トリ境界 でないと判定されたとき、 及びステップ 3 0 9で A N Yモー ドと判定さ れたときには正常終了したことを示すステータスを生成し （ステップ 3 1 3 ) 、 その後データ転送を終了 る （ステップ 3 2 0 ) 。 ステップ 3 1 5で論理受信ポー 卜 5 3を C状態へ遷移させた後もデータ転送を終了 する （ステップ 3 2 0 ) 。 次に、 S— P ORT 5 1の動作処理について詳述する。
    [0172] 中央処理装置 4 1上で走行するソフ トウ アの指示に従う一連の送信 動作は、 S— P 0RT 5 1が管理する。 この S— P 0RT 5 1 は、 MS C 6 2への動作指示や、 MS C 6 2を介した DMAC 5 8及び P S— P 0RT 5 5への動作指示に従って、 メ ッセージの送信処理を実行する。 第 2 3図は、 この S— P 0RT 5 1が実行する処理の状態遷移図を示す。 以下に、 この S - P 0RT 5 1 の各状態の動作条件を示す。
    [0173] 〔A状態〕
    [0174] ソフ トウヱァからの動作指示待ち状態である。 制御レジス夕 5 2の S P ODFレジスタに対しての通信モードのライ トアクセスにより D F 1 状態に遷移する。
    [0175] CDF 1状態〕
    [0176] ディスクリブタフヱツチ動作状態である。 MS C 6 2及び DMAC 5 8により、 制御レジスタ 5 2の S P C SAレジス夕の指示する了 ドレス 状態に従って、 ローカルス トレージユニッ ト 4 2からデュアルボート R AM 6 1 内の論理送信ポート用作業領域に、 ディスクリプタチェーンの 1エン ト リをロードして SND 1状態に遷移する。 ここで、 ロードした エン ト リの B Cビッ 卜が分岐を表示しているときには、 D F 1状態のま まであり、 制御レジスタ 5 2の S PD S Aレジス夕を分岐ァ ドレスに書 き換えていく。
    [0177] CSND 1状態〕
    [0178] 口一ドされたェントリの指定する論理バッファからの最初のメ ッセー ジの転送プロックをフェッチして、 P S— P ORT 5 5に送信要求を発 行する。 フヱツチされる転送プロックは、 デュアルポート RAM 6 1内 に設けられる論理送信ポート用の保留用緩衝バッファに格納される。 こ のとき、 転送されるブロックには、 そのブロックサイズに応じて、 Fか Sの識別子か割り付けられる。 Fの識別子が割り付けられるときには、 SND 2状態に遷移するとともに、 Sの識別子が割り付けられるときに は、 S T S状態に遷移する。
    [0179] CSND 2状態〕
    [0180] スプリ ッ トバス形式を採る共有システムバス 3 2に対応して、 転送し たブロックに対しての応答を待つと同時に、 応答の受信後に、 次の転送 ブロックをフェッチして、 P S— P ORT 5 5に送信要求を発行する。 このとき、 転送されるブロックには、 Mか Lの識別子が割り付けられる c Mの識別子が割り付けられるときには、 SND 2状態に留まるとともに， Lの識別子が割り付けられるときには、 S TS状態に遷移する。
    [0181] 〔S T S状態〕
    [0182] 最終の転送したプロックに対しての応答を待っている状態である。 応 答を受信後に、 D C状態に遷移する。
    [0183] 〔D C状態〕
    [0184] 処理工ン ト リを次に移すために、 制御レジスタ 5 2の S PD S Aレジ ス夕を更新 （ 1 6バイ ト加算） する。 処理の完了したェン トリの B C ビッ トにより、 ディスク リプ夕の継続が措示されるときに、 通信モード か AN Yモー ドの場合には D F 1状態に遷移し、 S P Cモードのときに は D F 2状態に遷移する。 一方、 B Cビッ トにより終結が指示されない ときには C状態に遷移する。
    [0185] CD F 2状態〕
    [0186] 完了後の SND 3伏態への遷移を除いて、 D F 1状態と同じである。 CSND 3状態〕
    [0187] ロードされたェン トリの指定する論理バッファから最初の転送プロッ クをフェッチして P S— P 0RT 5 5に送信要求を発行する。 フェッチ される転送プロックは、 デュアルポー ト RAM 6 1内に設けられる論理 送信ポート用の保留用緩衝バッファに格納される。 このとき転送される ブロッ クには、 エン ト リが変更されたのにもかかわらず、 S P Cモー ド であることに対応して、 Mか Lの識別子が割り付けられる。 Mの識別子 が割り付けられるときには、 SND 2状態に遷移するとともに、 Lの識 別子が割り付けられるときには、 S TS状態に遷移する。
    [0188] 〔C状態〕
    [0189] S— P ORT 5 1 における一連の転送動作が終結した状態である。 こ の状態へは、 各状態での各種の異常検出による異常終結時においても遷 移する。 ソフ トウェアによる制御レジス夕 5 2の S P C STレジス夕 (終了情報が書き込まれている） に対してのフ ツチ動作が実行される と A状態に遷移する。
    [0190] 次に、 R— P ORT 5 3の動作処理について詳述する。
    [0191] 中央処理装置 4 1上で走行するソフ トウエアの指示に従う一連の受信 動作は、 R— P ORT 5 3が管理する。 この R— P ORT 5 3は MS C 6 2への動作指示や、 MS C 6 2を介した DMAC 5 8や PR— P OR T 5 6への動作指示に従って、 メッセージの送信処理を実行する。
    [0192] 第 2 4図は、 この R— P ORT 5 3の実行する処理の状態遷移図を示 す。 以下に、 この R— P ORT 5 3の各状態の動作条件を示す。
    [0193] 〔A状態〕
    [0194] ソフ トウエアからの動作指示待ち状態である。 制御レジスタ 5 4の R P〇D Fレジス夕に対しての動作モードのライ トアクセスにより D F 1 状態に遷移する。
    [0195] [D F 1状態〕 ディスク リプタフ ッチ動作状態である。 MS C 6 2及び DMA C 5 8により、 制御レジス夕 5 4の R PD SAレジス夕の措定するァ ドレス 情報に従って、 ロ ーカルス トレージュニッ ト 4 2からデュアルポー ト R AM 6 1 内の論理受信ポー ト用作業領域に、 ディスク リブ夕チヱ一ンの 1 エン ト リをロードして RDY 1状態に遷移する。
    [0196] ここで、 口一ドしたェン ト リの B Cビッ トが分岐を表示しているとき には、 D F 1状態のままであり、 制御レジスタ 5 4の R P D SAレジス 夕を分岐ァ ドレスに書き換えていく。
    [0197] C R D Y 1状態〕
    [0198] 口一 ドされたェン トリへの最初のメ ッセージの転送プロックの受信待 ち状態である。 P R— P ORT 5 6は、 受信した転送プロックの識別子 が F又は Sの場合、 この RDY 1状態にある R— P ORT 5 3の内の通 信モー ドの一致する R— P ORTを特定して、 その特定した R— P〇R Tとの間の論理^接続を実行する。 この論理的接続が実現されると、 その R— P ORTは、 デュアルポート RAM 6 1 内に設けられる論理受 信ポー ト用の保留用緩衝バッファに格納された転送プロックを、 ロ ー ド されたエン トリの指定する論理バッファにストアする。
    [0199] そして、 ストア処理の完了後に、 受信した転送ブロックの識別子が F のときには、 共有システムバス 3 2への応答送信要求を発行して RDY 2状態に遷移するとともに、 受信した転送ブロックの識別子が Sのとき には、 共有システムバス 3 2への応答送信要求を保留して D S状態に遷 移する。 ここで、 通信モー ドが S P Cモー ドの場合であって、 措定され た論理バッファに収まらないときにはストァ動作の途中で D S状態に遷 移し、 このときには、 共有システムバス 3 2への応答送信要求も保留す O CRD Y 2状態〕
    [0200] R - P 0 RT 5 3が既に他の処理モジュール 3 0の S— P ORT 5 1 と論理的接続関係を持っていて、 次の転送プロック受信待ちの状態であ る。 P R— P ORT 5 6は、 受信した転送ブロックの識別子が Mか Lの 場合、 この RDY 2状態にある R— P ORT 5 3の内から受信すべき R - P ORTを特定して、 その特定した R— P ORTとの間の論理的接続 を実行する。
    [0201] この論理的接続が実現されると、 その R— P ORTは、 デュアルポー ト RAM 6 1内に設けられる論理受信ポート用の保留用緩衝バッファに 格納された転送ブロックを、 ロードされたエン トリの措定する論理バッ ファにストアする。 そして、 ストア処理の完了後に、 受信した転送ブ 口ックの識別子が Mのときには、 共有システムバス 3 2への応答送信要 求を発行して RDY 2状態に留まるとともに、 受信した転送プロックの 識別子が Lのときには、 共有システムバス 3 2への応答送信要求を保留 して D S状態に遷移する。
    [0202] ここで、 通信モー ドが S P Cモードの場合にあって、 指定された論理 バッファに収まらないときにはストァ動作の途中で D S状態に遷移する ことになり、 このときには、 共有システムバス 3 2への応答送信要求も 保留することになる。
    [0203] 〔D S状態〕
    [0204] ロードされたェン トリの処理完了後に、 処理状況をェン トリに書き込 む状態である。 ェン トリの B C T情報フィールド U 1 D情報フィールド 等に情報が書き込まれる。 更に、 処理エントリを次に移すべく制御.レジ ス夕 5 4の R P D S Aレジス夕を更新 （ 1 6バイ ト加算） する。 通信 モードが AN Yモードの場合には、 RD Y 1状態や RD Y 2伏態で保留 した共有システムバス 3 2への応答送信要求を発行する。
    [0205] そして、 処理の完了したェン トリの B Cビッ トによりディスクリプタ の継続が指示されるときに、 通信モードが ANYモー ドの場合には D F 1状態に遷移し、 S P Cモー ドのときには D F 2状態に遷移する。 一方、 B Cビッ トにより継続が措示されないときには C状態に遷移する。
    [0206] CD F 2状態〕
    [0207] 通信モー ドが S P Cモー ドの場合に、 2つ目以降のエン ト リのフェツ チを行い、 更に必要に応じて、 RDY 1状態や RDY 2状態で保留した 共有システムバス 3 2への応答送信要求を発行する。 その他の動作は D F 1状態と同じである。
    [0208] 〔C状態〕
    [0209] R - P 0 R T 5 3における一連の転送動作が終結した状態である。 こ の状態へは、 各状態での各種の異常検出による異常終結時においても遷 移する。 例えば、 MS C 6 2は、 R— P ORT 5 3が RDY 2状態にあ るときに Fブロックのメッセージが転送されてくることを検出すると、 R— P ORT 5 3をこの C状態に遷移させていくのである。 ソフ トゥェ ァによる制御レジスタ 5 4の R P C STレジスタ （終了情報が書き込ま れている） に対してのフェツチ動作が実行されると A状態に遷移する。 なお、 接続ュニッ ト 4 3のその他の構成ュニッ トである物理送信ポー ト （P S— P ORT) 5 5， 物理受信ポート （P R— P ORT) 5 6， ァクセス制御ュニッ ト （B S C) 5 7， メモリアクセス制御ュニッ ト (DMA C ) 5 8 , 送信制御ユニッ ト （SND C) 5 9 , 受信制御ュ ニッ ト （R CVC) 6 0及び主シーケンス制御ュニッ ト （MS C) 6 2 の構成動作は、 実際に使用される PM内部バス 4 4や共有システムバス 3 2により異なる。 この内の B S C 5 7及び D MA C 5 8は PM内部バ ス 4 4に依存し、 P S— P ORT 5 5及び PR— P ORT 5 6は共有シ ステ厶バス 3 2に依存し、 MS C 6 2はィンプリ メ ン トに依存する。
    [0210] 次に、 ハードウエア/フフ トウエア間の終結時ィン夕フェースについ て説明する。
    [0211] 中央処理装置 4 1上で走行するソフ トウエアは、 ディスクリプタチ エ ーンの各ェン トリの処理進行状況を以下の 3つの手段により認識して いく ことができる。 すなわち、 第 1の手段としては、 各 S— P ORT 5 1 に属する制御レジスタ 5 2の表示データを観測し、 各 R— P ORT 5 3に属する制御レジスタ 5 4の表示データを観測していく方法である。 これらの制御レジス夕 5 2, 5 3の3 0 3レジス夕ゃ1^ 〇？ 3レ ジス夕には、 上述したように、 処理進行中のディスクリプタのエン ト リ のローカルス トレ一ジュニッ ト 4 2上のァ ドレス情報が書き込まれるの で、 ソフ トウェアは、 これを観測していく ことで処理の進行状況を把握 するのである。
    [0212] 第 2の手段としては、 ディスクリプタのエントリの Dビッ トに " 1 " を設定していく方法である。 Dビッ トに " 1 " をセッ トしておく と、 上 述したように、 そのディスクリプ夕の処理完了時点でソフ トウェアに対 して外部割り込みがかかるので、 ソフ トウェアは、 この外部割り込みに より処理の進行状況を把握するのである。
    [0213] この 2つの方法は、 ディスクリプタチェーンの各エン ト リの処理が正 常に進行しているときに用いられる。 この場合、 S— P QRT 5 1の ディスクリプタのエン トリはそのままであるのに対し、 R— P〇RT 5 3のディスクリプタのエン トリには、 受信したメッセージに応じたもの が書き込まれていく。
    [0214] すなわち、 ANYモー ドでは、 各エン トリの B CT情報フィールドに は、 受信したメ ッセージサイズが書き込まれ、 BUFA情報フィールド には、 最終データの次ア ドレスが書き込まれ、 U I D情報フィールドに は、 送信元の処理モジュール 3 0の接続ュニッ ト 4 3のュニッ ト番号が 書き込まれる。 これに対して、 S P Cモードでは、 BUFA情報フィ一 ル ドと U I D情報フィールドのみが書き替えられる。 受信側の処理モ ジュール 3 0のソフ トウェアは、 これらの情報により、 メッセージサイ ズと送信元を確認できる。 なお、 接続ュニッ 卜 4 3は、 ディスクリプタ チェーンの最終ェン ト リが完了すると、 Dビッ トに関係なく ソフ トゥェ 了に対して外部割り込みを発生する。
    [0215] 処理進行状況を把握するための第 3の手段としては、 処理に異常が発 生した場合である。 接続ュニッ ト 4 3は、 処理の異常を検出すると、 ソ フ トウニァに対して外部割り込みを発生するとともに、 異常の内容を記 述した終了情報を制御レジスタ 5 2, 5 4の3 じ 3丁レジス夕ゃ1¾？ C S Tレジスタに書き込んでいくので、 ソフ トウヱァはこの外部割り込 みにより処理の進行状況を把握するとともに、 この終了情報を参照する ことで異常内容の詳細を把握することができるのである。 ここで、 ソフ トウエアは、 制御レジス夕 5 2, 5 4の3 〇？ 3レジス夕ゃ1¾ 〇？ Sレジスタに従って、 異常の発生したエントリを認識する。
    [0216] なお、 予め用意されたディスクリプ夕の全ェン トリの処理が正常に終 結した場合にも、 同様にソフ トゥ アに対して外部割り込みが発生する c この場合には、 S P C S Tレジス夕や R P C S Tレジス夕には、 正常に 終結した旨の終了情報が表示される。
    [0217] また、 本実施例では、 ディスク リプタチェーンの処理途中において、 中央処理装置 4 1上で走行するソフ トウェアが、 各 S— P ORT 5 1 と 各 R— P ORT 5 3の処理の終結を指示する手段を有する。 すなわち、 ソフ トウェアは、 S— P ORT 5 1の制御レジスタ 5 2の S P F C Pレジス夕に強制終了の指示を書き込むことで、 その S— P 0 RT 5 1 の処理の強制終了を措示し、 一方、 R— P 0RT 5 3の制御レ ジス夕 5 4の R P F C Pレジス夕に強制終了の指示を書き込むことで、 その S— P ORT 5 1の処理の強制終了を指示できるのである。
    [0218] この終結の指示には、 2種類の強制終結モードがあり、 その 1つは現 在処理中のェントリの処理完了後に強制終結を指示するモードである。 もう 1つはェントリ処理状態に関係なく、 直ちに強制終結 （但し、 転送 プロッ クの受信中であるならばその完了後に強制終結） を指定するモー ドである。
    [0219] ソフ トウェアは、 S— P ORT 5 1の処理の強制終了を指示するとき に、 前者のモー ドに従って強制終結を実行する場合には、 第 1 1図に示 す制御レジスタ 5 2の S P F C Pレジスタの 「Nj 領域にフラグを設定 する。 一方、 後者のモードに従って強制終結を実行する場合には、 この S P F C Pレジス夕の 「 I」 領域にフラグを設定する。
    [0220] また、 R— P ORT 5 3の処理の強制終了を指示するときに、 前者の モードに従って強制終結を実行する場合には、 第 1 2図に示す制御レジ ス夕 5 4の R P F C Pレジス夕の 「Nj 領域にフラグを設定する。 一方、 後者のモードに従って強制終結を実行する場合には、 この R P F C Pレ ジス夕の Γ Ι」 領域にフラグを設定する。
    [0221] このようにして、 ソフ トウェアにより制御レジス夕 5 2， 5 4の≤？ F C Pレジスタや R P F C Pレジス夕に前者のモードに従う強制終結の 指示が書き込まれると、 MS C 6 2は、 S— P QRT 5 1や R— P OR T 5 3の処理の進行状況の監視により処理中のェントリの処理が完了す ることを確認した時点で、 強制終了処理を実行するよう処理していく。 一方、 後者のモー ドに従う強制終結の指示が書き込まれると、 MS C 6 2は S— P 0RT 5 1や R— P 0RT 5 3の処理の進行状況を監視す ることなく、 送受信中ならばその完了後直ちに強制終了処理を実行する よう処理する。 すなわち、 S— P ORT 5 1 の処理状態を前記した 「C 状態」 に強制的に設定し、 R— P 0RT 5 3の処理状態を前記した 「C 状態」 に強制的に設定する。
    [0222] このように、 本発明によれば、 論理送信ポー ト （S— P ORT) 5 1 と論理受信ポー ト （R - P ORT) 5 3を夫々複数備え、 通信先の処理 モジュールとの間の論理接続を論理送信ポー ト 5 1及び論理受信ポート 5 3の夫々について複数メッセージの同時送信及び同時受信ができる。 しかも、 送信側の処理モジュール 1 0 , 3 0が ANYモー ドを措定する ことにより、 送信側主体でもって複数の通信先の処理モジュール 1 0 , 3 0ヘメ ッセージを送信することができる。 また、 S P E C I F I C モー ド （S P Cモード） を送信側処理モジュール 1 0 , 3 0が指定する ことにより、 任意形態バッファ 1 7を用いた大量メ ッセージ転送ができ
    [0223] 産業上の利用可能性
    [0224] 以上のように、 本発明に係るデータ通信システムのメ ッセージ制御方 式は、 疎結合多重処理システムを構成する複数の処理モジュール間の メ ッセージ通信に際して、 送信側主体のメ ッセージ通信及び大量のメ ッ セージ通信を夫々選択的にできると共に、 送信側主体のメッセージ通信 の際に通常のメ ッセージ通信処理を混乱させることなく緊急メ ッセージ を通信できることから、 大規模なデータ通信システムに用いるのに適し い ·0 o
    权利要求:
    Claims 請求の範囲
    1. 中央処理装置 （ 1 1， 4 1 ) と、 該中央処理装置 （ 1 1， 4 1 ) のみによりアクセスされるメモリユニッ ト （ 1 2, 4 2) と、 該メモリ ユニッ ト （ 1 2， 4 2 ) とシステムバス （ 2 8， 3 2 ) との間のイン夕 フェースをとる接続ュニッ ト （ 1 3, 4 3 ) とから構成される処理モ ジュール （ 1 0 , 3 0 ) が、 該システムバス （ 2 8， 3 2) を介して複 数個互いに接続されたシステム構成を採るデータ通信システムにおいて、 前記処理モジュール （ 1 0, 3 0 ) のメモリユニッ ト （ 1 2, 4 2 ) は少なく とも、 前記中央処理装置 （ 1 1， 4 1 ) 上で走行するフフ ト ウェアであるデータ処理部 （ 1 4 ) と、
    送信するメ ッセージが格納されるバッファ （ 1 6, 1 7) とを有し、 前記処理モジュール （ 1 0, 3 0 ) の接続ュニッ ト （ 1 3, 4 3 ) は 少なく とも、 前記バッファ （ 1 6 , 1 7) 上に展開されたメッセージを 順次読み出して連続するメッセージとして送信する複数の論理送信ポー 卜 （ 2 1 ) と、
    自処理モジュール （ 1 0， 3 0 ) 宛に送信されてきたメッセージを バッファ （ 1 6， 1 7) に順次格納する複数の論理受信ポート （ 2 2) と、
    前記複数の論理送信ポート （ 2 1 ) と通信先の処理モジュールとを同 時に論理接続する送信系統接続手段 （ 2 3 ) と、
    前記複数の論理受信ポート （ 2 2 ) と通信先の処理モジュールとを同 時に論理接続する受信系統接続手段 （ 2 4) と
    を有することを特徴とするデータ通信システムのメッセージ制御方式 c
    2. 前記バッファ （ 1 6， 1 7) は、 前記メッセージを格納するため に汎用的に備えられた汎用バッファ （ 1 6 ) と、 送信側の々 モジユ ー ル （ 1 0 , 3 0 ) からの獲得指示に応じて、 前記中央処理装置 （ 1 し 4 1 ) 上で走行する前記デ一夕処理部 （ 1 4 ) が自らの処理に適合した 形式で随時獲得する任意形態バッファ （ 1 7 ) とよりなることを特徴と する請求項 1記載のメ ッセージ制御方式。
    3. 前記メモリユニッ ト （ 1 2 ) は、 前記任意形態バッファ （ 1 7 ) の配置ァドレス及びデータ長情報をメッセージの格納順にボイン トする ディスク リプタ （ 1 5 ) を有することを特徴とする請求項 2記載のメ ッ セージ制御方式。
    4. 前記論理送信ポー ト （ 2 1 ) は、 送信先の処理モジュール （ 1 0 , 3 0 ) が前記汎用バッファ （ 1 6 ) と任意形態バッファ （ 1 7 ) のいず れのバッファを用いて前記メ ッセージを受信するのかを指定する識別子 (MD) を、 該メ ッセージに付加して送信することを特徴とする請求項 2記載のメッセージ制御方式。
    5. 前記論理送信ポート （ 2 1 ) は、 前記汎用バッファ （ 1 6 ) を用 いて受信されるメ ッセージの送信時には、 該メ ッセージを前記システム バス （ 2 8, 3 2 ) の転送単位毎に分割したブロック単位で転送すると 共に、 該転送ブロックが一連のメッセージの最初のブロック、 最後のブ ロック、 残りの中間ブロック又は 3の転送ブロック自体が 3のメ ッ セージであるかを夫々受信側の処理モジュール （ 1 0 , 3 0 ) に識別さ せるための識別子 （S Q) を、 該転送ブロックに付加して送信すること を特徴とする請求項 2記載のメ ッセ一ジ制御方式。
    6. 前記データ処理部 （ 1 4 ) は、 前記任意形態バッファ （ 1 7 ) に より受信されるべきメ ッセージの送信時は、 該メッセージの送信に先 立って前記汎用バッファ （ 1 6 ) を指定するメ ッセージ通信に従って ズ ッセージ量情報を受信側の処理モジュール （ 1 0， 3 0 ) へ通知した 後、 自処理モジュール （ 1 0 , 3 0 ) 内の前記論理送信ポート （ 2 1 ) に対して前記任意形態バッファ （ 1 7) の使用を指定する識別子の付加 要求及びメッセージの送信要求を夫々発行することを特徵とする請求項 2記載のメ ッセージ制御方式。
    7. 前記複数の論理受信ポート （ 2 2) のうち少なく とも 2つ以上は 通常通信処理用として割り付けられ、 残りの少なく とも 1つは緊急通信 処理用として割り付けられたことを特徴とする請求項 1記載のメッセー ジ制御方式。
    8. 前記論理送信ポート （ 2 1 ) は、 送信先の処理モジュール （ 1 0 , 3 0 ) に対して、 前記通常処理用として割り付けられた論理受信ポート と前記緊急通信用として割り付けられた論理受信ポー卜のいずれを用い て前記メッセージを受信するのかを指定する識別子 （MD) を、 該メッ セージに付加して送信することを特徴とする請求項 7記載のメッセージ 制御方式。
    9. 前記複数の論理受信ポート （ 2 2 ) に対する前記通常通信処理用 及び前記緊急通信処理用の受信機能の割り付けは、 前記データ処理部 ( 1 4 ) が行なうことを特徴とする請求項 7記載のメッセージ制御方式。
    1 0. 前記接続ュニッ ト （ 1 3 , 4 3 ) は、 前記論理送信ポ—ト （ 2 1 , 5 1 ) 及び論理受信ポート （ 2 2, 5 3 ) と、 メッセージの送信及 び受信を夫々制御する物理送信ポート （ 5 5 ) 及び物理受信ポート （ 5 6 ) と、 内部バス （ 4 4 ) との間のインタフエースを処理するアクセス 制御ュニッ ト （ 5 7) と、 前記メモリュニッ ト （ 1 2 , 4 2 ) をァクセ スするメモリアクセス制御ュニッ ト （ 5 8 ) と、 前記システムバス 〔 2 8 , 3 2 ) との間の送信処理のインタフェースを処理する送信制御ュ ニッ ト （ 5 9 ) と、 該システムバス （ 2 8， 3 2 ) との間の受信処理の インタフヱースを処理する受信制御ュニッ ト （ 6 0 ) と、 接続ュニッ ト 全体の制御を司る主シーケンス制御ュニッ ト （ 6 2 ) と、 該主シ一ゲン ス制御ュニッ ト （ 6 2 ) のワークエリアとして使用されるメモリ （ 6 1 ) とよりなり、 前記アクセス制御ュニッ ト （ 5 7 ) ， メモリアクセス 制御ユニッ ト （ 5 8 ) , メモリ （ 6 1 ) 及び主シーケンス制御ユニッ ト ( 6 2 ) は、 前記送信系統接続手段 （ 2 3 ) 及び前記受信系統接続手段 ( 2 4 ) を夫々構成することを特徴とする請求項 1記載のメッセージ制 御方式。
    1 1. 前記データ通信システムは、 疎結合多重処理システムであるこ とを特徴とする請求項 1記載のメッセージ制御方式。
    1 2. 中央処理装置 （ 1 1 , 4 1 ) と、 該中央処理装置 （ 1 1 , 4 1 ) のみによりアクセスされるメモリュニッ ト （ 1 2, 4 2 ) と、 該メ 乇リュニッ ト （ 1 2 , 4 2 ) とシステムバス （ 2 8 , 3 2 ) との間のィ ン夕フェースをとる接続ュニッ ト （ 1 3 , 4 3 ) とから構成される処理 モジュール （ 1 0 , 3 0 ) 力、 該システムバス （ 2 8 , 3 2 ) を介して 複数個互いに接続されたシステム構成を採るデータ通信システムにおい て、
    前記処理モジュール （ 1 0 , 3 0 ) のメモリュニッ ト （ 1 2, 4 2 ) は少なく とも、 前記中央処理装置 （ 1 1， 4 1 ) 上で走行するソフ ト ウェアであるデータ処理部 （ 1 4 ) と、
    送信するメ ッセージが格納されるバッファ （ 1 6 , 1 7 ) とを有し、 前記処理モジュール （ 1 0 , 3 0 ) の接続ュニッ ト （ 1 3， 4 3 ) は 前記バッファ （ 1 6 , 1 7 ) 上に展開されたメ ッセージを順次読み出し て連続するメ ッセージとして送信する複数の論理送信ポート （ 2 1 ) と、 自処理モジュール （ 1 0， 3 0 ) 宛に送信されてきたメッセージを バッファ （ 1 6 , 1 7 ) に順次格納する複数の論理受信ボート （ 2 2) と、
    前記システムバス （ 2 8 , 3 2 ) への送信プロ トコルを司る一又は二 以上の物理送信ポー ト （ 2 5 ) と、
    前記システムバス （ 2 8， 3 2) からの受信プロ トコルを司る一又は 二以上の物理受信ポート （ 2 6 ) と、
    該物理送信ポート （ 2 5 ) を介して前記複数の論理送信ポート （ 2 1 ) と通信先の処理モジュール （ 1 0， 3 0 ) とを論理接続する送信系 統接続手段 （ 2 3 ) と、
    該物理受信ボート （ 2 6 ) を介して前記複数の論理受信ポート （ 2
    4 ) と通信先の処理モジュール （ 1 0 , 3 0 ) とを論理接続する受信系 統接続手段 （ 2 4 ) とを有し、
    前記送信系統接続手段 （ 2 3 ) は、 前記論理送信ポート （ 2 1 ) と前 記物理送信ポート （ 2 5 ) との間に設定される論理接続を順次更新する ことにより、 前記論理送信ポート （ 2 1 ) が同一の前記物理送信ポート ( 2 5 ) を共用してメッセージ送信するよう制御し、
    前記受信系統接続手段 （ 2 4 ) は、 前記論理受信ポ—ト （ 2 2 ) と、 前記物理受信ポート （ 2 6 ) との間に設定される論理接続を順次更新し てメ ッセージ受信するよう制御することを特徴とするデータ通信システ 厶のメ ッセージ制御方式。
    1 3. 前記送信系統接鐃手段 （ 2 3 ) は、 前記複数の論理送信ポート ( 2 1 ) のうち前記物理送信ポート （ 2 5 ) と論理接続中にある一の論 理送信ポートのメ ッセージブ口ック又はメッセージの送信終了後、 次の 論理送信ポー 卜との間の新たな論理接続に切換設定することを順次繰り 返すことを特徵とする請求項 1 2記載のメッセージ制御方式。
    1 4. 前記受信系統接続手段 （ 2 4 ) は、 前記物理受信ポー ト （ 2
    6 ) か複数設けられているときは、 論理接続中の一の物理受信ポー トか ら論理受信ポート （ 2 2 ) への受信メッセージブロックの転送処理終了 後、 次の物理受信ポー ト （ 2 6 ) との間の新たな論理接続に切換設定す ることを順次操り返すことを特徴とする請求項 1 2記載のメッセージ制 御方式。
    1 5. 前記受信系統接続手段 （ 2 4 ) は、 前記物理受信ポート （ 2 6 ) が単一のときは、 該物理受信ポー ト （ 2 6 ) と論理接続中の一の論 理受信ポ一 ト （ 2 2 ) への受信メ ッセ一ジブ口ックの転送処理終了後、 新たな受信メ ッセージブロックの受信先である論理受信ボート （ 2 2 ) と該物理受信ポー ト （ 2 6 ) との間に新たな論理接続を設定することを 特徴とする請求項 1 2記載のメ ッセージ制御方式。
    1 6. 前記バッファ （ 1 6, 1 7 ) は、 前記メッセージを格納するた めに汎用的に備えられた汎用バッファ （ 1 6 ) と、 送信側の処理モジ ユール （ 1 0， 3 0 ) からの獲得指示に応じて、 前記中央処理装置 （ 1 1 , 4 1 ) 上で走行する前記データ処理部 （ 1 4 ) が自らの処理に適合 した形式で随時獲得する任意形態バッファ （ 1 7 ) とよりなることを特 徴とする請求項 1 2記載のメ ッセージ制御方式。
    1 7. 前記メモリユニッ ト （ 1 2 ) は、 前記任意形態ペッ フ ァ （ 1 7 ) の配置了 ドレス及びデータ長情報をメッセージの格納順にポイン ト するディスク リプタ （ 1 5 ) を有することを特徴とする請求項 1 6記載 のメ ッセージ制御方式。
    1 8. 前記論理送信ポ一 ト （ 2 i ) は、 送信先の処理モジュール （ 1 0. 3 0 ) が前記汎用バッファ （ 1 6 ) と任意形態バッファ （ 1 7 ) の いずれのバッファを用いて前記メ ッセージを受信するのかを指定する識 別子 （MD) を、 該メッセージに付加して送信することを特徴とする請 求項 1 6記載のメ ッセージ制御方式。
    1 9. 前記論理送信ポ一ト （ 2 1 ) は、 前記汎用バッファ （ 1 6 ) を 用いて受信されるメッセージの送信時には、 該メッセージを前記システ ムバス （ 2 8, 3 2 ) の転送単位毎に分割したブロック単位で転送する と共に、 該転送ブロックが一連のメッセージの最初のブロック、 最後の ブロック、 残りの中間ブロック又は一^ Dの転送プロック自体が一つの メ ッセージであるかを夫々受信側処理モジュール （ 1 0, 3 0 ) に識別 させるための識別子 （S Q) を、 該転送ブロックに付加して送信するこ とを特徴とする請求項 1 6記載のメッセージ制御方式。
    2 0. 前記データ処理部 （ 1 4 ) は、 前記任意形態バッファ （ 1 7) により受信されるべきメッセージの送信時は、 該メッセージの送信に先 立って前記汎用バッファ （ 1 6 ) を指定するメッセージ通信に従って メ ッセージ量情報を受信側の処理モジュール （ 1 0, 3 0 ) へ通知した 後、 自処理モジュール （ 1 0. 3 0 ) 内の前記論理送信ポート （ 2 1 ) に対して前記任意形態バッファ （ 1 7) の使用を指定する識別子の付加 要求及びメッセージの送信要求を夫々発行することを特徴とする請求項 1 6記載のメ ッセージ制御方式。
    2 1. 前記複数の論理受信ポート （ 2 2 ) のうち少なく とも 2つ以上 は通常通信処理用として割り付けられ、 残りの少なく とも 1つは緊急通 信処理用として割り付けられたことを特徵とする請求項 1 2記載のメッ セージ制御方式。
    2 2. 前記論理送信ボート （ 2 1 ) は、 送信先の処理モジュール （ 1 0， 3 0 ) に対して、 前記通常処理用として割り付けられた論理受信 ポートと前記緊急通信用として割り付けられた論理受信ポートのいずれ を用いて前記メ ッセージを受信するのかを措定する識別子 （MD) を、 該メッセージに付加して送信することを特徴とする請求項 2 1記載の メッセージ制御方式。
    2 3. 前記複数の論理受信ポート （ 2 2 ) に対する前記通常通信処理 用及び前記緊急通信処理用の受信機能の割り付けは、 前記データ処理部 ( 1 ) が行なうことを特徴とする請求項 2 1記載のメ ッセージ制御方 式。
    2 4. 前記接続ュニッ ト （ 1 3 , 4 3 ) は、 前記論理送信ポート （ 2 1 , 5 1 ) 及び論理受信ポート （ 2 2, 5 3 ) と、 メッセージの送信及 び受信を夫々制御する物理送信ポート （ 5 5 ) 及び物理受信ポート （ 5 6 ) と、 内部バス （ 4 4 ) との間のインタフエースを処理するアクセス 制御ュニッ ト （ 5 7 ) と、 前記メモリュニッ ト （ 1 2 , 4 2 ) をァクセ スするメモリアクセス制御ュニッ ト （ 5 8 ) と、 前記システムバス （ 2 8, 3 2 ) との間の送信処理のインタフェースを処理する送信制御ュ ニッ ト （ 5 9 ) と、 該システムバス （ 2 8 , 3 2 ) との間の受信処理の イ ンタフヱースを処理する受信制御ュニッ ト （ 6 0 ) と、 接続ュニッ ト 全体の制御を司る主シーケンス制御ュニッ ト （ 6 2 ) と、 該主シ一ゲン ス制御ュニッ ト （ 6 2 ) のワークエリアとして使用されるメモリ （ 6 1 ) とよりなり、 前記アクセス制御ュニッ ト （ 5 7 ) , メモリアクセス 制御ユニッ ト （ 5 8 ) , メモリ （ 6 1 ) 及び主シーケンス制御ユニッ ト ( 6 2 ) は、 前記送信系統接続手段 （ 2 3 ) 及び前記受信系統接続手段 ( 2 4 ) を夫々構成することを特徴とする請求項 1 2記載のメッセージ 制御方式。
    2 5. 前記データ通信システムは、 疎結合多重処理システムであるこ とを特徴とする請求項 1 2記載のメ ッセージ制御方式。 .
    类似技术:
    公开号 | 公开日 | 专利标题
    US9769274B2|2017-09-19|Data transfer, synchronising applications, and low latency networks
    EP2904500B1|2020-08-19|Memory bus protocol to enable clustering between nodes of distinct physical domain address spaces
    CN104620558B|2018-02-16|用于支持分布式数据网格集群中的消息预处理的系统和方法
    US20140108636A1|2014-04-17|Secure handle for intra- and inter-processor communications
    US8806007B2|2014-08-12|Inter-node communication scheme for node status sharing
    KR100268565B1|2000-10-16|다중 처리 시스템에서 타스크를 큐잉하기 위한 시스템 및 방법
    EP0097674B1|1990-02-28|Interface processor unit
    US4663706A|1987-05-05|Multiprocessor multisystem communications network
    JP4419460B2|2010-02-24|リモートコピーシステム
    Kronenberg et al.1986|VAXcluster: a closely-coupled distributed system
    US5598541A|1997-01-28|Node loop port communication interface super core for fibre channel
    US6298398B1|2001-10-02|Method to provide checking on data transferred through fibre channel adapter cards
    US4628508A|1986-12-09|Computer of processor control systems
    US7320041B2|2008-01-15|Controlling flow of data between data processing systems via a memory
    US5408649A|1995-04-18|Distributed data access system including a plurality of database access processors with one-for-N redundancy
    US7694312B2|2010-04-06|Methods and apparatus for enabling bus connectivity over a data network
    US5253342A|1993-10-12|Intermachine communication services
    US6049889A|2000-04-11|High performance recoverable communication method and apparatus for write-only networks
    US5634015A|1997-05-27|Generic high bandwidth adapter providing data communications between diverse communication networks and computer system
    US6081883A|2000-06-27|Processing system with dynamically allocatable buffer memory
    US20140149985A1|2014-05-29|Control method for i/o device and virtual computer system
    US5226039A|1993-07-06|Packet routing switch
    EP1110148B1|2002-07-17|Fault tolerant computer system
    US6826123B1|2004-11-30|Global recovery for time of day synchronization
    US4748617A|1988-05-31|Very high-speed digital data bus
    同族专利:
    公开号 | 公开日
    DE69129842T2|1998-12-03|
    DE69129842D1|1998-08-27|
    EP0504414A4|1994-08-10|
    EP0504414A1|1992-09-23|
    US5727151A|1998-03-10|
    EP0504414B1|1998-07-22|
    AU8618091A|1992-04-28|
    AU647535B2|1994-03-24|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1992-04-16| AK| Designated states|Kind code of ref document: A1 Designated state(s): AU JP US |
    1992-04-16| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
    1992-06-02| WWE| Wipo information: entry into national phase|Ref document number: 1991917018 Country of ref document: EP |
    1992-09-23| WWP| Wipo information: published in national office|Ref document number: 1991917018 Country of ref document: EP |
    1998-07-22| WWG| Wipo information: grant in national office|Ref document number: 1991917018 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP2/259390||1990-09-28||
    JP25939290||1990-09-28||
    JP2/259389||1990-09-28||
    JP2/259392||1990-09-28||
    JP25939090||1990-09-28||
    JP25938990||1990-09-28||EP19910917018| EP0504414B1|1990-09-28|1991-09-27|Message control system in a data communication system|
    AU86180/91A| AU647535B2|1990-09-28|1991-09-27|Message control system in a data communication system|
    DE1991629842| DE69129842T2|1990-09-28|1991-09-27|Nachrichtensteuersystem in einem datenübertragungssystem|
    US07/859,397| US5727151A|1990-09-28|1991-09-27|Message control system specifying message storage buffer for data communication system with general purpose and arbitrary form buffers|
    [返回顶部]